

Laboratorio di Segnali e Sistemi - Capitolo 6 -

Elettronica digitale: circuiti combinatori



Claudio Luci
SAPIENZA
UNIVERSITÀ DI ROMA

last update : 070117

Sommario del capitolo:

- Numerazione binaria
- Somma e sottrazione di numeri binari, complemento a 2
- Algebra di Boole
- porte logiche
- Forma canonica di un'equazione logica
- Minimizzazione di circuiti
- Mappa di Karnaugh
- Famiglie logiche
- Sommatore logici
- Comparatore digitale
- Multiplier, demultiplexer, encoder e decoder
- prossimo file
- Circuiti sequenziali: Flip-Flop (S-R, J-K, Master-Slave, D e T, edge triggered)
- Shift register
- Contatori
- DAC: a pesiera e con rete R-2R
- ADC

Introduzione

Introduzione all'elettronica digitale

- ❑ Finora abbiamo visto l'elettronica analogica, dove abbiamo studiato dei circuiti che manipolano il segnale (amplificatori, derivatori, sommatore, filtri, etc...) che non cambiano sostanzialmente la natura del segnale stesso, anzi, in certi casi (amplificatori) si vuole riprodurre la forma del segnale il più fedelmente possibile;
- ❑ Con l'elettronica digitale si cambia completamente modo di pensare, infatti le tecniche caratteristiche dell'elettronica analogica (tensioni, resistenza, caratteristiche di un transistor, etc..) passano in secondo piano, per cedere il posto ad un modo di ragionare basato sulla logica.
- ❑ Non si lavora più con singoli componenti che richiedono di essere correttamente inseriti in un circuito, ma su blocchi già di per sé completi, ognuno in grado di svolgere una determinata funzione.
- ❑ Tutte queste unità fondamentali possono essere collegate le une alle altre in schemi complessi quanto si vuole, unicamente seguendo un ragionamento logico, senza doversi preoccupare degli aspetti elettronici veri e propri.
- ❑ L'elettronica digitale utilizza, tra le varie unità funzionali, le cosiddette "porte logiche", tutte caratterizzate dall'aver uno o più ingressi o uscite. Tali componenti devono essere alimentati con la giusta tensione (tipicamente 5 V) ma in ingresso o in uscita il segnale può assumere solo due livelli: lo "0" logico e l'"1" logico. Il valore reale di tensione corrispondente a questi due livelli dipende dal tipo di logica utilizzata (TTL, ECL, CMOS, NIM, etc...), ma in linea di principio non dobbiamo preoccuparci di quest'aspetto del problema, purché si lavori in un ambiente coerente e compatibile.
- ❑ Le varie porte logiche possono essere combinate tra loro seguendo l'algebra di Boole e le varie grandezze numeriche devono essere espresse in forma binaria, dato che i segnali possono assumere solo due stati (0 oppure 1).

Numerazione binaria

Numerazione binaria

- La rappresentazione decimale di numeri interi positivi e' una rappresentazione **posizionale** in base **10**

$$(288)_{10} = 2 * 10^2 + 8 * 10^1 + 8 * 10^0$$
- il cui intervallo va da 0 a $10^N - 1$, con N uguale all'estensione della rappresentazione
- In perfetta equivalenza anche la rappresentazione binaria e' posizionale ma in base **2**. Dato un numero a n bits:

$$(x)_2 = x_{n-1}2^{n-1} + x_{n-2}2^{n-2} + \dots + x_12^1 + x_02^0$$
- dove l'intervallo e' $0 : 2^n - 1$
- A 32 bits l'intervallo va da 0 a +4.294.967.295

- Il sistema binario, per il fatto di avere due soli numeri fondamentali, si presta ad essere associato a sistemi elettronici in cui le variabili elettriche assumono solo due valori possibili, quindi può essere utilizzato per costruire "macchine" per l'elaborazione numerica;
- Si possono definire, oltre alle normali operazioni aritmetiche, anche delle operazioni logiche, che costituiscono nel loro complesso, la cosiddetta algebra di Boole. Queste regole si applicano a tutti gli insiemi binari, cioè composti da due elementi: 0 ed 1, VERO e FALSO, BIANCO e NERO, etc..

Num. decimale	Num. binaria
0	0
1	1
2	10
3	11
4	100
5	101
6	110
7	111
8	1000
...	...
16	10000
...	...
32	100000
...	...

Cambiamenti di base

- Per convertire da base *qualsiasi* a base 10 sfruttiamo il fatto che la rappresentazione e' posizionale:

$$(427)_8 = 4 * 8^2 + 2 * 8^1 + 7 * 8^0 = 4 * 64 + 2 * 16 + 7 = (279)_{10}$$
- Per convertire da base 10 a base *qualsiasi* procediamo per divisioni successive:

$$35 : 2 = 17 \text{ resto } 1$$

$$17 : 2 = 8 \text{ resto } 1$$

$$8 : 2 = 4 \text{ resto } 0$$

$$4 : 2 = 2 \text{ resto } 0$$

$$2 : 2 = 1 \text{ resto } 0$$

$$1 : 2 = 0 \text{ resto } 1$$

$$(35)_{10} = (100011)_2$$

Vedremo ora le operazioni aritmetiche tra numeri binari e come trattare i numeri negativi

Parentesi: esistono anche altre rappresentazioni dei numeri, ad esempio:

MMXVIII = ?

MMXIX = ?

Operazioni tra numeri binari

Numerazione binaria: somma e sottrazione

- Somma e sottrazione di due numeri binari (senza segno) si eseguono nel modo seguente:

Addizione

Bit di riporto → 111111

$$\begin{array}{r}
 1011011000000 + \\
 1011011000000 = \\
 \hline
 100010001000000
 \end{array}$$

Sottrazione (come in base 10 ma occhio ai "prestiti")

$$\begin{array}{r}
 111 \\
 1000 - \quad (8) \\
 0101 = \quad (5) \\
 \hline
 0011
 \end{array}$$

Diagram illustrating binary subtraction with borrowing (prestiti):

- 0 → 1 (borrow from the next higher bit)
- 0 → 1 (borrow from the next higher bit)
- 0 → 10 (borrow from the next higher bit)
- 1 → 0 (result of borrowing)

Diagram illustrating decimal subtraction with borrowing (prestiti):

decimale	0 → 9
-1 -1	
3 0 5 -	5 → 15
2 8 6 =	

0 1 9	

- Dobbiamo introdurre i numeri negativi;
- La sottrazione, per quanto semplice, è un gran pasticcio. Dobbiamo introdurre una rappresentazione dei numeri binari che permetta di gestire con lo stesso algoritmo (vale a dire con lo stesso circuito logico) sia l'addizione che la sottrazione.

Numerazione binaria: il bit di segno

- Nel sistema decimale i numeri negativi vengono distinti dai positivi tramite i simboli + e -;
- Nel sistema binario si introduce un bit di segno, a sinistra del bit più significativo (MSB):
0 indica un numero positivo e 1 un numero negativo

$$\boxed{(+15)_{10} = 0\ 1111 \ ; \ (-15)_{10} = 1\ 1111}$$

- **Complemento a 1** di un numero binario: sostituzione di 0 con 1 e di 1 con 0 (tranne il bit di segno):

$$\boxed{0\ 010100 \rightarrow 0\ 101011 \ ; \ 1\ 101111 \rightarrow 1\ 010000}$$

- **Complemento a 2** di un numero binario: si fa il complemento a 1 e si aggiunge 1 al risultato:

$$\boxed{0\ 1011 \rightarrow 0\ 0100 + 1 = 0\ 0101 \ ; \ 1\ 1011 \rightarrow 1\ 0100 + 1 = 1\ 0101}$$

- Esempio: scriviamo il numero -25 con 6 bit (uno per il segno) nella rappresentazione **signed** e in quella **complemento a 2**:

$$\boxed{(+25)_{10} = 0\ 11001 \ ; \ (-25)_{10} = 1\ 11001} \quad \rightarrow \quad \boxed{\text{Complemento a 2}} \quad \boxed{1\ 00110 + 1 = 1\ 00111}$$

- Vi sono due modi per ricavare il numero negativo dal binario scritto in complemento a 2:

$$1\ 00111 = -1 \cdot 2^5 + 1 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = -32 + 4 + 2 + 1 = -25$$

$$\text{Oppure complemento a 1 più 1: } 1\ 00111 \Rightarrow 1\ 11000 + 1 = 1\ 11001 = -25$$

Numerazione binaria: sottrazione

- Facciamo un esempio di sottrazione con la rappresentazione complemento a 2 (usando 6 bit):

$$12 - 25 = 12 + (-25) = -13$$

Consideriamo la sottrazione come una somma tra numeri relativi

$$(+12)_{10} = 0\ 01100 \quad ; \quad (-25)_{10} = 1\ 11001 \rightarrow 1\ 00111$$

$\begin{array}{r} 0\ 01100 \ + \\ 1\ 00111 \ = \\ \hline 1\ 10011 \end{array}$		$1\ 10011 \Rightarrow 1\ 01100 + 1 = 1\ 01101 = -13$
--	--	--

- Con 6 bit, di cui uno viene usato per il segno, possiamo trattare solo i numeri nel range:

da $1\ 11111$ (-31) a $0\ 11111$ (+31)

- Se le operazioni di somma o sottrazione producono un numero al di fuori di questo range, il risultato perde di significato. Un bit di overflow tiene conto di questa eventualità.
- Fare somme o sottrazioni di numeri binari con carta e penna non è molto comodo, però ci sono dei dispositivi logici che lo possono fare al posto nostro.

Moltiplicazione tra numeri binari

- ❑ Moltiplicare un numero per 2 equivale a spostare tutti i bit di una posizione verso sinistra;
- ❑ Moltiplicare per una potenza di 2 vuol dire ripetere questa operazione più volte;
- ❑ Moltiplicare un numero per un altro che non sia una potenza di 2, si scompone quest'ultimo in somma di potenze di 2 e si sommano i risultati. Facciamo ad esempio 27×33 :

$$27 \times 33 = 27 \times (32 + 1) = 27 \times 2^5 + 27 \times 2^0$$

$$\begin{array}{r} 27 = 11011 \\ 27 \times 2^5 = 1101100000 + \\ 27 \times 2^0 = \quad 11011 = \\ \hline 1101111011 \end{array}$$

$$1101111011 = 2^9 + 2^8 + 2^6 + 2^5 + 2^4 + 2^3 + 2^1 + 2^0 = 512 + 256 + 64 + 32 + 16 + 8 + 2 + 1 = 891$$

- ❑ Nella divisione invece si spostano i bit verso destra
- ❑ Vedremo dei circuiti che effettuano traslazioni di bit verso destra o verso sinistra.

Algebra di Boole e porte logiche

Algebra di Boole: introduzione

- ❑ Nel 1854, George Boole (1815-1864), un matematico inglese, scrisse il suo libro ormai divenuto un classico, intitolato *Investigazioni delle leggi del pensiero*, in cui egli propose un'algebra che rappresentasse simbolicamente i problemi della logica, in modo che essi potessero essere investigati matematicamente.
- ❑ L'intenzione di Boole era quella di fornire un mezzo per stabilire sistematicamente la validità di dichiarazioni logiche complesse, che comportassero proposizioni che fossero soltanto **vere** o **false**.
- ❑ Oggi, i sistemi matematici fondati sullo studio di Boole sono chiamati *algebre booleane* in suo onore.
- ❑ L'applicazione dell'algebra booleana ad alcuni problemi di ingegneria fu introdotta nel 1938 da Claude E. Shannon, allora al MIT (Massachusetts Institute of Technology). Shannon dimostrò come l'algebra booleana si poteva applicare al progetto di reti relè nei sistemi telefonici.
- ❑ All'apparire dei computer digitali fu chiaro che quest'algebra si poteva impiegare per la realizzazione di qualsiasi sistema di tipo logico, formato da elementi con caratteristiche a due valori.
- ❑ L'algebra booleana serve per descrivere convenientemente le proprietà ai terminali di reti che si trovano nei sistemi digitali. Tra le espressioni algebriche e le loro realizzazioni circuitali c'è una correlazione biunivoca.
- ❑ Poiché le espressioni algebriche sono soggette a manipolazioni e semplificazioni, ne segue che i diversi modi di scrivere le espressioni forniscono descrizioni di reti differenti, le quali possono essere costruite per ottenere lo stesso comportamento ai terminali.
- ❑ Le reti logiche dell'algebra booleana sono divise in due categorie generali: **reti combinatorie** e **reti sequenziali**. L'uscita di una rete combinatoria è univocamente determinata dal valore degli ingressi, mentre in una rete sequenziale essa dipende anche dallo stato pregresso ed hanno bisogno quindi di un elemento di memoria.

Algebra di Boole

La funzione logica di un circuito combinatorio e' completamente descritta e specificata da una *Equazione Logica*

- Le variabili (i segnali...) in input e output sono *variabili logiche*.
- la funzione e' la combinazione dei 3 *operatori fondamentali* dell'algebra booleana
 - **OR** ($A + B$) out = 1 se almeno un input = 1
 - **AND** ($A * B$) out = 1 se tutti gli input = 1
 - **NOT** (\bar{A}) out = inverso dell'input






Table: Operatore NOT

A	Q
0	1
1	0

Non segue l'algebra "normale"

Table: Operatore OR

A	B	Q
0	0	0
0	1	1
1	0	1
1	1	1

Table: Operatore AND

A	B	Q
0	0	0
0	1	0
1	0	0
1	1	1

Circuito combinatorio: l'uscita è perfettamente determinata se si conoscono tutti gli ingressi

Proprietà dell'algebra booleana

Proprietà' degli operatori:

$$\begin{array}{ll}
 \text{Identità:} & A + 0 = A \quad A * 1 = A \\
 \text{Nullo:} & A + 1 = 1 \quad A * 0 = 0 \\
 \text{Idempotente:} & A + A = A \quad A * A = A \\
 \text{Inverso:} & A + \bar{A} = 1 \quad A * \bar{A} = 0
 \end{array}$$

Proprietà' dell'algebra:

$$\begin{array}{ll}
 \text{Commutativa:} & A + B = B + A \quad A * B = B * A \\
 \text{Associativa:} & A + (B + C) = (A + B) + C \quad A * (B * C) = (A * B) * C \\
 \text{Distributiva:} & A * (B + C) = (A * B) + (A * C) \quad A + (B * C) = (A + B) * (A + C)
 \end{array}$$

Leggi di De Morgan: $\overline{(A + B)} = \bar{A} * \bar{B} \quad \overline{(A * B)} = \bar{A} + \bar{B}$


utili per trasformare AND in OR e viceversa.

Manipolazioni algebriche

Assorbimento I	$A + A \cdot B = A$	$A \cdot (A + B) = A$
Assorbimento II	$A + \bar{A} \cdot B = A + B$	$A \cdot (\bar{A} + B) = A \cdot B$
Assorbimento III	$A \cdot B + B \cdot C + \bar{A} \cdot C =$ $A \cdot B + \bar{A} \cdot C$	$(A + B) \cdot (B + C) \cdot (\bar{A} + C) =$ $(A + B) \cdot (\bar{A} + C)$


Operatori NAND e NOR

NAND: e' l'operatore NOT(AND)







A	B	Q
0	0	1
0	1	1
1	0	1
1	1	0

NOR: e' l'operatore NOT(OR)


















A	B	Q
0	0	1
0	1	0
1	0	0
1	1	0

Si puo' dimostrare che il NAND(NOR) e' un'operatore *universale* i.e e' l'unico necessario per implementare qualsiasi funzione logica



Porte "universali"

A partire da alcune porte universali si possono costruire tutte le altre

Gruppi di porte universali	NOT	OR	AND
 AND  NOT			
 OR  NOT			
 NAND			
 NOR			

Forme canoniche e tabella della verità

Forme canoniche

- Ogni equazione logica puo' essere rappresentata in *forma canonica* tramite uso di operatori AND, OR, e NOT
- La forma canonica si deriva (ad es..) dalla tabella della verita' in forma di *Somma di Prodotti* (SP)

A	B	C	E
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0



- Per ogni entry uguale ad 1 dell'output si genera un prodotto *minterm* degli input dove gli input=0 sono negati
- Per ottenere l'equazione in forma S, si sommano i prodotti cosi' ottenuti

$$E = (\bar{A} * \bar{B} * C) + (A * B * \bar{C})$$

- Grazie alla proprieta' di *identita'* della somma logica ($A + 0 = A$) il contributo all'equazione logica viene solo dai minterm non 0

Dalla forma canonica al circuito

- A partire da un'equazione logica espressa come somma di prodotti (SP) si può realizzare il circuito equivalente con variabili (ovvero segnali) negate, oppure non negate, che attraversano:
 - un insieme di porte AND per i prodotti;
 - un insieme di porte OR per la somma dei prodotti.
- Vediamo ad esempio come possiamo realizzare un OR Esclusivo (XOR) di cui abbiamo la tabella della verità:



Diverso dall'OR

A	B	Q
0	0	0
0	1	1
1	0	1
1	1	0

minterms

$$Q = (\bar{A} * B) + (A * \bar{B})$$



Abbiamo usato 5 porte logiche, potevamo fare meglio?



XOR e leggi di De Morgan

- Vediamo come l'espressione della funzione logica dello XOR può essere trasformata in altre formule grazie alle leggi di De Morgan:

$$Q = \bar{A}B + A\bar{B}$$




N.B. $(A+B) * (\bar{A} + \bar{B}) =$
 $A\bar{A} + A\bar{B} + \bar{A}B + B\bar{B} =$
 $A\bar{B} + \bar{A}B$


Leggi di De Morgan

$$\overline{(A + B)} = \bar{A} * \bar{B} \quad \overline{(A * B)} = \bar{A} + \bar{B}$$

$$(A+B) * (\bar{A} + \bar{B}) = (A+B) * (\overline{A*B})$$



$$(A+B) * (\bar{A} + \bar{B}) = (\overline{\bar{A} * \bar{B}}) * (\overline{A * B}) = \overline{(\bar{A} * \bar{B}) + (A * B)}$$



Minimizzazione dei circuiti

Minimizzazione di circuiti

- Esempio: multiplexer a due input. Seleziona in uscita il valore di un ingresso scelto tra $2(N)$ diversi in base ai valori assunti dagli ingressi di *select* (S)

S	A	B	Z
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

- Scrivo la funzione in termini di somme di prodotti

$$Z = \bar{S}\bar{A}\bar{B} + \bar{S}AB + S\bar{A}B + SAB \rightarrow \text{distributiva}$$

$$Z = \bar{S}A(\bar{B} + B) + SB(\bar{A} + A) \rightarrow \text{inverso}$$

$$Z = \bar{S}A + SB$$

- 3 gate NOT, 8 gate AND e 3 gate OR \rightarrow 1 NOT, 2 AND, 1 OR !!!!!

- Obiettivo della minimizzazione e' la riduzione del *costo* del circuito combinatorio in termini di numero di porte e variabili necessarie all'implementazione dell'equazione richiesta
- Si ottiene un circuito equivalente che generalmente e' piu' *piccolo* e con tempi di propagazione ridotti.
- Si puo' agire per ispezione utilizzando le proprieta' dell'algebra.

Esempio:

$$Q = \bar{A} * B + A * B \rightarrow \text{applico proprieta' distributiva}$$

$$Q = B * (\bar{A} + A) \rightarrow \text{applico inverso}$$

$$Q = B * 1 = B$$

- in questo caso la variabile A e' *DON'T CARE* cioe' non conta ai fini della definizione della equazione
- L'individuazione di variabili *DON'T CARE* e' l'obiettivo ultimo della minimizzazione

Esempio di tabella della verità

- ❑ Esempio: vogliamo costruire un sistema logico per accendere i lampioni in città. Si usa un interruttore manuale (A), oppure un timer (B) ed un sensore di luce (C).
- ❑ Vogliamo che siano accesi quando: 1) interruttore ON; oppure 2) timer ON e Buio. Abbiamo:

Variabile binaria	Stato del segnale	Livello logico associato
A	Interruttore OFF interruttore ON	0 1
B	Timer OFF Timer ON	0 1
C	Condizione di luce Condizione di buio	1 0

Variabili in ingresso			Variabile in uscita	Note
A	B	C	Q	
0	0	0	0	spenti
0	0	1	0	spenti
0	1	0	1	accesi
0	1	1	0	spenti
1	0	0	1	accesi
1	0	1	1	accesi
1	1	0	1	accesi
1	1	1	1	accesi

- ❑ Forma canonica dell'uscita:

$$Q = \bar{A}\bar{B}\bar{C} + A\bar{B}\bar{C} + A\bar{B}C + AB\bar{C} + ABC$$


- ❑ Semplifichiamo l'espressione:

$$Q = \bar{A}\bar{B}\bar{C} + A\bar{B}(\bar{C} + C) + AB(\bar{C} + C) = \bar{A}\bar{B}\bar{C} + A\bar{B} + AB$$

$$\Rightarrow Q = \bar{A}\bar{B}\bar{C} + A(\bar{B} + B) = A + \bar{A}\bar{B}\bar{C}$$

$$\text{Assorbimento II} \quad A + \bar{A} \cdot B = A + B$$

$$\Rightarrow Q = A + B\bar{C}$$



Mappe di Karnaugh

Mappa di Karnaugh

- ❑ La mappa di Karnaugh è un metodo grafico che ha come obiettivo quello di ridurre la complessità della funzione logica espressa in forma canonica.
- ❑ È una rappresentazione visiva che consente di mettere in evidenza coppie di termini che differiscono per una sola variabile binaria.
- ❑ Prendiamo ad esempio la funzione seguente:

$$Y = A\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C}$$


- ❑ Il primo e il terzo termine differiscono solo per il valore di C. Riordinando la funzione abbiamo:

$$\begin{aligned} Y &= A\bar{B}C + A\bar{B}\bar{C} + \bar{A}B\bar{C} \\ &= A\bar{B}(C + \bar{C}) + \bar{A}B\bar{C} \\ &= A\bar{B} + \bar{A}B\bar{C} \end{aligned}$$

- ❑ L'ultimo passaggio deriva dalla proprietà di complementazione, $C + \bar{C} = 1$.
- ❑ La mappa di Karnaugh ci consente di individuare in modo sistematico queste coppie di termini per semplificarle.

Mappe di Karnaugh


- ❑ La mappa è una tabella che contiene tante celle quante sono le righe della tavola della verità;
- ❑ Se abbiamo una funzione di 2 variabili (A e B) la tabella è costituita da 4 celle; ogni cella corrisponde ad un valore assunto dalle due variabili e il valore della funzione è riportato nella cella.
- ❑ Ad una funzione di 3 variabili corrisponde una tabella di 8 celle, accorpando A e B come in figura; ad una di 4 variabili corrisponde una tabella di 16 celle.
- ❑ Da un punto di vista grafico si possono trattare solo 4 variabili perché altrimenti avremmo bisogno di tabella tridimensionali, ma con dei programmi di calcolo si possono trattare anche più variabili.



- ❑ Le tre (oppure 4) variabili devono essere ordinate come in figura.
- ❑ spostandosi da una casella all'altra (in verticale o in orizzontale) solo una variabile cambia valore.
- ❑ Da notare che la tabella va pensata come un cilindro, ovvero l'ultima colonna è adiacente alla prima, e analogamente l'ultima riga è adiacente alla prima.

Esempio di funzione di tre variabili

- Riportiamo tutti i valori della tavola della verità sulla mappa di Karnaugh:



Dobbiamo individuare tutti gli 1 "adiacenti" che si possono così semplificare.

Vuol dire che una data variabile può assumere il valore 0 oppure 1 ma la funzione non cambia valore, rimane sempre 1

- Troviamo tutte le coppie di 1. Dobbiamo "mappare" tutti gli 1 della mappa di Karnaugh:

AB \ C	0	1
00	0	1
01	0	1
11	1	1
10	1	0

AB \ C	0	1
00	0	1
01	0	1
11	1	1
10	1	0

AB \ C	0	1
00	0	1
01	0	1
11	1	1
10	1	0

$$\bar{A}\bar{B}C + \bar{A}BC = \bar{A}C(B + \bar{B}) = \bar{A}C$$

$$AB\bar{C} + ABC = AB(C + \bar{C}) = AB$$

$$AB\bar{C} + A\bar{B}\bar{C} = AC(B + \bar{B}) = AC$$

$$X = \bar{A}\bar{B}C + \bar{A}BC + AB\bar{C} + ABC + A\bar{B}\bar{C} = \bar{A}C + AB + AC$$

Per ogni rettangolo individuato scriviamo un termine della funzione SENZA includere la variabile DON'T CARE

Procedimento generale

1. Individuare i rettangoli, più grandi possibili, che contengono solo "1". Il numero di celle racchiuse deve però essere uguale ad una potenza di 2, ovvero 1, 2, 4, 8 Non sono quindi leciti rettangoli con 3 celle oppure 6 celle.
2. La mappa va considerata come una superficie chiusa (toroidale), quindi il bordo superiore è contiguo a quello inferiore e il bordo destro è contiguo a quello sinistro.
3. Ogni cella può essere contenuta in più di un rettangolo, ma ogni rettangolo deve avere almeno una cella che appartiene solo ad esso. Ogni "1" deve essere coperto da almeno un rettangolo.

Esempio: tre funzioni diverse

	CD			
AB	00	01	11	10
00	0	0	0	1
01	1	1	0	1
11	1	1	0	1
10	0	0	0	1

$$X = B\bar{C} + C\bar{D}$$

	CD			
AB	00	01	11	10
00	0	1	1	0
01	0	0	0	0
11	1	0	0	1
10	0	1	1	0

$$X = AB\bar{D} + \bar{B}D$$

	CD			
AB	00	01	11	10
00	0	1	1	0
01	1	1	1	1
11	1	1	1	1
10	0	0	0	1

Rettangolo 1 Rettangolo 2 Rettangolo 3

$$X = B + \bar{A}D + AC\bar{D}$$

Esercizio mappa di Karnaugh

- ❑ Esempio: vogliamo costruire un sistema logico per accendere i lampioni in città. Si usa un interruttore manuale (A), oppure un timer (B) ed un sensore di luce (C).
- ❑ Vogliamo che siano accesi quando: 1) interruttore ON; oppure 2) timer ON e Buio. Abbiamo:

Variable binaria	Stato del segnale	Livello logico associato
A	Interruttore OFF interruttore ON	0 1
B	Timer OFF Timer ON	0 1
C	Condizione di luce Condizione di buio	1 0


Variabili in ingresso			Variable in uscita	Note
A	B	C	Q	
0	0	0	0	spenti
0	0	1	0	spenti
0	1	0	1	accesi
0	1	1	0	spenti
1	0	0	1	accesi
1	0	1	1	accesi
1	1	0	1	accesi
1	1	1	1	accesi

- ❑ Forma canonica dell'uscita:

$$Q = \bar{A}\bar{B}\bar{C} + A\bar{B}\bar{C} + \bar{A}B\bar{C} + A\bar{B}C + ABC$$

AB \ C		0	1
		0	1
00	0	0	
01	1	0	
11	1	1	
10	1	1	

$$Q = A + B\bar{C}$$



Famiglie logiche

Famiglie logiche

- ❑ Una famiglia logica è definita da un insieme di regole e convenzioni, tali da rendere possibile la costruzione di circuiti complessi utilizzando circuiti logici elementari compatibili pienamente tra loro;
- ❑ Nel corso degli anni si sono sviluppate varie famiglie logiche e sul mercato esiste una vasta offerta di circuiti appartenenti ad ognuna di esse.
- ❑ Le più importanti famiglie logiche che sono state sviluppate nel tempo sono:

DTL	Diode-Transistor Logic
RTL	Resistor-Transistor Logic
TTL	Transistor-Transistor Logic
DCTL	Direct-Coupling Transistor Logic
ECL	Emitter-Coupled Logic
CMOS	Basata su transistor a effetto di campo

- ❑ Oggi la logica di gran lunga più utilizzata è la CMOS seguita dalla TTL, mentre la ECL è utilizzata solo per applicazioni particolari.
- ❑ In laboratorio utilizzeremo integrati della famiglia logica TTL

Famiglia TTL: porta NOT

- La famiglia logica TTL è la più nota e utilizzata; essa costituisce uno standard industriale.
- I livelli logici nominali (**in logica positiva**) sono:


0 logico	→ 0.2 V
1 logico	→ 5 V

Logica negativa vuol dire al livello 1 corrisponde il valore di tensione più basso e viceversa

Livelli logica ECL

0 logico	→ -1.4 ÷ -1.7 V
1 logico	→ -0.7 ÷ -0.9 V



- Vediamo come si realizza una porta NOT:



- Il transistor Q_1 è utilizzato come una coppia di diodi (BE e BC) uniti tra loro.
- Se in A c'è 1 (5 V) il diodo BE è interdetto mentre il diodo BC conduce;
- Vi sono in serie giunzioni: BC- Q_1 , BE- Q_2 e BE- Q_3 , tutte in conduzione
- Q_3 è in saturazione, quindi Y è a zero logico (0.2 V)
- Se in A c'è 0 (0 V) la giunzione BE di Q_1 conduce e la sua base è a circa 0.7 V.
- Q_2 e Q_3 sono in interdizione e l'uscita Y si porta a livello alto (5 V) (ipotizzando che siano in conduzione si arriva ad un assurdo).
- Il diodo D_1 non svolge nessuna funzione, serve a proteggere il transistor in caso di un ingresso negativo.

Famiglia TTL: porta NAND e AND

- La porta NAND si può costruire a partire dalla porta NOT utilizzando un transistor con doppio emettitore; aggiungendo un altro transistor in uscita si ha una porta AND:



Integrato 74LS00

Datasheet NAND 74LS00


- Vediamo ad esempio l'integrato 74LS00 composto da 4 porte NAND:



QUAD 2-INPUT NAND GATE


- ESD > 3500 Volts

$V_{CC} = 5V$



SN54/74LS00

QUAD 2-INPUT NAND GATE
LOW POWER SCHOTTKY



J SUFFIX
CERAMIC
CASE 632-08

Altre porte della serie 74

Sigla	Funzione
7400	4 NAND a due ingressi
7402	4 NOR a due ingressi
7404	6 NOT
7408	4 AND a due ingressi
7410	3 NAND a 3 ingressi
7420	2 NAND a 4 ingressi
7430	1 NAND a 8 ingressi
7432	4 OR a 2 ingressi

Circuito sommatore


Circuito Sommatore: half-adder

- Costruiamo un circuito che effettua la somma di due numeri binari A e B a 1 bit (cioè ad una cifra). La tabella della verità è la seguente:

A	B	D	C	Somma
0	0	0	0	00
0	1	1	0	01
1	0	1	0	01
1	1	0	1	10

A e B sono i numeri da sommare
 D è il risultato della somma (a 1 bit)
 C è il bit di "riporto"
 Somma sarebbe il risultato della somma a 2 bit

- Guardando la tabella si vede che: **D = XOR di A e B** ; **C = AND di A e B**
- Quindi si può utilizzare il seguente circuito, chiamato semi-sommatore (half-adder) che implementa la tabella riportata sopra:



- Questo modulo è il blocco fondamentale per realizzare un sommatore a più bit (per ogni bit, tranne il primo, occorrono due half-adder, da qui il nome)

Sommatore a n bit

- Costruiamo ora un sommatore di due numeri A e B a n bit, ad esempio a 4 bit come in figura:




Tabella della verità per il bit n-esimo

A_n	B_n	C_{n-1}	S_n	C_n
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

- Lo stesso circuito può essere realizzato in altri modi. Partendo dalla tavola della verità del bit n-esimo, si possono scrivere le forme canoniche per S_n e C_n :


$$S_n = \bar{A}_n \bar{B}_n C_{n-1} + A_n \bar{B}_n \bar{C}_{n-1} + \bar{A}_n B_n \bar{C}_{n-1} + A_n B_n C_{n-1}$$

$$C_n = \bar{A}_n B_n C_{n-1} + A_n \bar{B}_n C_{n-1} + A_n B_n \bar{C}_{n-1} + A_n B_n C_{n-1}$$

- che semplificate diventano:

$$S_n = C_{n-1}(\bar{A}_n \oplus \bar{B}_n) + \bar{C}_{n-1}(A_n \oplus B_n)$$

$$C_n = A_n B_n + A_n C_{n-1} + C_{n-1} B_n$$




Integrato 74LS283

Integrato 74LS283: 4-BIT full-adder



- Integrato che fa la somma di due numeri a 4 bit.:

logic diagram (positive logic)

logic symbol †



(TOP VIEW)



Comparatore digitale



Comparatore digitale

- Vogliamo costruire un dispositivo che confronti due numeri e stabilisca quale sia il maggiore.
- Iniziamo con il fare il confronto tra due numeri A e B ad 1 bit; possiamo costruire le tre funzioni logiche:

$$E_0 = \overline{A\bar{B}} + \overline{\bar{A}B} = 1 \quad \text{se } A = B$$

$$C_0 = A\bar{B} = 1 \quad \text{se } A > B$$

$$D_0 = \bar{A}B = 1 \quad \text{se } A < B$$



- Nel caso di numeri a n bit, ad esempio 4, abbiamo:

$$E = E_3E_2E_1E_0 \begin{cases} = 1 & A = B \\ = 0 & A \neq B \end{cases}$$

Due numeri sono uguali se e solo se tutti i bit sono uguali uno ad uno

$$A_3 > B_3$$

- o $A_3 = B_3$ e $A_2 > B_2$
- o $A_3 = B_3$ e $A_2 = B_2$ e $A_1 > B_1$
- o $A_3 = B_3$ e $A_2 = B_2$ e $A_1 = B_1$ e $A_0 > B_0$

Per vedere se A è più grande di B confrontiamo prima il bit più significativo e poi a scalare tutti gli altri



$$C = A_3\bar{B}_3 + E_3A_2\bar{B}_2 + E_3E_2A_1\bar{B}_1 + E_3E_2E_1A_0\bar{B}_0$$



$$C = \begin{cases} 1 & \text{se } A > B \\ 0 & \text{altrimenti} \end{cases}$$


- La condizione $A < B$ si implementa scambiando A con B

Multiplexer e demultiplexer

Multiplexer

- Un multiplexer è un circuito logico in grado di selezionare uno tra diversi ingressi logici e connetterlo all'uscita in base al valore presentato agli ingressi di selezione.
- Lo stato dei 3 ingressi di selezione **A** determina quale delle entrate **I** trasmette il suo livello logico all'uscita **Y**. Il numero binario impostato in **A** seleziona il bit corrispondente di **I**.


Variabili di selezione			Variable in uscita
A_2	A_1	A_0	Y
0	0	0	I_0
0	0	1	I_1
0	1	0	I_2
0	1	1	I_3
1	0	0	I_4
1	0	1	I_5
1	1	0	I_6
1	1	1	I_7



- La porta AND trasmette il contenuto del bit **I** in uscita solo quando il contenuto degli altri tre ingressi (variabili di controllo) è uguale a 1

Demultiplexer

- Un demultiplexer svolge la funzione contraria: prende il contenuto di un ingresso e lo inoltra in una delle molte uscite sulla base del contenuto degli ingressi di selezione:




Multiplexer: generatore di funzioni

Esercizio 144

Un multiplexer è un dispositivo capace di selezionare un singolo ingresso fra tanti e trasmetterlo in uscita, in base al valore degli ingressi di selezione (vedi figura in cui e' mostrato un esempio a 8 ingressi). Lo stesso dispositivo puo' anche essere utilizzato per costruire facilmente qualunque funzione logica, con un numero di variabili pari al numero di ingressi di selezione.

Utilizzando un multiplexer a 8 ingressi costruire la funzione logica

$$Y = \bar{A}BC + A\bar{B}C + ABC\bar{C}$$



Multiplexer: generatore di funzioni

La tavola della verita' del multiplexer e' la seguente:


	C A_2	B A_1	A A_0	Y
	0	0	0	I_0
	0	0	1	I_1
	0	1	0	I_2
$ABC \rightarrow$	0	1	1	I_3
	1	0	0	I_4
$A\bar{B}C \rightarrow$	1	0	1	I_5
$\bar{A}BC \rightarrow$	1	1	0	I_6
	1	1	1	I_7

$$Y = \bar{A}BC + A\bar{B}C + \bar{A}B\bar{C}$$

Mettiamo 1 negli ingressi indicati dalla freccia (che corrispondono alle combinazioni della funzione logica) e 0 a tutti gli altri ingressi. In questo modo in uscita avremo 1 solo quando gli ingressi di selezione selezioneranno proprio gli ingressi con gli 1, altrimenti avremo 0

Si ottiene quindi il risultato voluto applicando le variabili A, B, C agli ingressi di selezione e dando opportuni livelli logici agli ingressi I , come in figura.

N.B. +5 V corrisponde a 1 logico, mentre 0 V corrisponde a 0 logico



Encoder e decoder

Encoder e priority encoder

- Un encoder genera un'uscita binaria che fornisce l'indirizzo di quello tra gli ingressi che è stato attivato. In genere, se più ingressi sono attivati, viene fornito l'indirizzo dell'ingresso più alto (**priority encoder**).
- Vediamo la tabella della verità di un priority encoder (la x vuol dire qualunque stato logico):


I_3	I_2	I_1	I_0	A_1	A_0
0	0	0	0	0	0
0	0	0	1	0	0
0	0	1	x	0	1
0	1	x	x	1	0
1	x	x	x	1	1

N.B. se abbiamo 4 ingressi occorrono due bit (A_1 e A_0) per scrivere l'indirizzo dell'ingresso più alto

- Se, ad esempio, prendiamo l'ultima riga, le uscite binarie A_1 e A_0 forniscono 1-1 se $I_3=1$ qualunque sia lo stato degli altri ingressi; in modo analogo si leggono le righe precedenti.
- Si noti che la configurazione di uscita 0-0 è ambigua: si può avere se nessuno degli ingressi è attivo oppure se è attivo l'ingresso I_0 . Nei circuiti commerciali questa ambiguità è in genere risolta con un'uscita supplementare che indica se almeno uno degli ingressi è attivo.


Decoder

- Il decoder è molto simile al demultiplexer, con la differenza che gli unici ingressi sono le linee di indirizzo, la cui decodifica provoca l'attivazione dell'uscita corrispondente.



Esercizio sul decoder (149)

Un decoder e' un circuito con n ingressi e 2^n uscite: lo stato logico degli ingressi determina quale delle uscite viene attivata, cioe' posta ad 1 logico. In Figura e' riportato un esempio di decoder a 3 ingressi e 8 uscite: I_0 e' attiva quando agli ingressi si ha $A_0 = 0, A_1 = 0, A_2 = 0$, I_1 e' attiva quando agli ingressi si ha $A_0 = 1, A_1 = 0, A_2 = 0$, e cosi' via.



Un decoder, usato insieme a opportune porte logiche, consente anche di costruire simultaneamente e indipendentemente piu' funzione logiche degli ingressi. Utilizzando un decoder a 3 ingressi e quant'altro necessario costruire le 2 funzioni logiche:

$$Y_1 = A_0 A_1 A_2 + A_0 \bar{A}_1 A_2$$

$$Y_2 = \bar{A}_0 A_1 A_2 + A_0 A_1 \bar{A}_2$$


Soluzione esercizio sul decoder

Le uscite I_5 e I_7 , messe in *OR*, forniscono la funzione Y_1 .

Le uscite I_3 e I_6 , messe in *OR*, forniscono la funzione Y_2 .

$$Y_1 = A_0 A_1 A_2 + A_0 \bar{A}_1 A_2$$

$$Y_2 = \bar{A}_0 A_1 A_2 + A_0 A_1 \bar{A}_2$$



- Dobbiamo “decodificare” le uscite corrispondenti a ciascuna combinazione:

$$Y_1) \Rightarrow A_2 A_1 A_0 = 111 = 7 \quad + \quad A_2 \bar{A}_1 A_0 = 101 = 5$$


$$Y_2) \Rightarrow \bar{A}_2 A_1 A_0 = 011 = 3 \quad + \quad A_2 A_1 \bar{A}_0 = 110 = 6$$

- Se in ingresso è presente un altro indirizzo diverso da quelli indicati, l’uscita di questi ultimi rimarrà a zero, realizzando così la funzione voluta, che è uguale a 1 solo quando c’è il giusto indirizzo nei registri di ingresso.

Esercizio sul priority encoder

Esercizio 139

Il “priority encoder” è un circuito che presenta in uscita l’indirizzo più alto tra gli ingressi che sono attivi (cioè con 1 logico). Realizzare tale circuito (a 4 ingressi), utilizzando porte logiche elementari.



Soluzione esercizio 139

Esercizio 139

La tavola della verità è (x vuol dire qualunque):

X_3	X_2	X_1	X_0	Y_1	Y_0
1	x	x	x	1	1
0	1	x	x	1	0
0	0	1	x	0	1
0	0	0	x	0	0

In forma canonica si ha quindi:

$$Y_1 = X_3 + \bar{X}_3 X_2$$

$$Y_0 = X_3 + \bar{X}_3 \bar{X}_2 X_1$$

Esercizi circuiti combinatori

Esercizio 3. (6 punti)

Si costruisca un circuito "rivelatore di minoranza" a 3 bit, cioè una logica che produca un segnale Q uguale a 1 quando la minoranza dei suoi bit d'ingresso è a 1 (lo stato 0-0-0 produce 0). Per semplicità si usino porte logiche a tre ingressi.

(Se è possibile disegnare il circuito nello spazio qui a fianco).


$$Q = \underline{\hspace{10cm}}$$

Soluzione

Si costruisca un circuito "rivelatore di minoranza" a 3 bit, cioè una logica che produca un segnale Q uguale a 1 quando la minoranza dei suoi bit d'ingresso è a 1 (lo stato 0-0-0 produce 0). Per semplicità si usino porte logiche a tre ingressi.

A	B	C	Q
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0

$$Q = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C}$$




AB \ C	0	1
	00	0
01	1	0
11	0	0
10	1	0

Non ci sono "1" adiacenti. La funzione non si può semplificare ulteriormente.

Esercizio 5. (6 punti)

Si ricavi la tavola della verità corrispondente al circuito in figura. Si scriva poi la funzione in forma canonica e la si riduca ai minimi termini.


$Q =$ _____



Soluzione

Esercizio 5. (6 punti)

Si ricavi la tavola della verità corrispondente al circuito in figura. Si scriva poi la funzione in forma canonica e la si riduca ai minimi termini.



$$Q = \underline{\hspace{10em}}$$

A	B	C	Q
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

$$Q = A\bar{B}C + AB\bar{C} + ABC = A\bar{B}C + AB = A(B + \bar{B}C) = A(B + C)$$

		C	
		0	1
AB	00	0	0
	01	0	0
	11	1	1
	10	0	1

$$Q = AB + AC$$



SAPIENZA
UNIVERSITÀ DI ROMA

Fine del capitolo 6