

MEMORIE

Le memorie possono essere classificate secondo diversi criteri.

1° Criterio : tipo di supporto fisico. Possiamo indicare tre diversi tipi :

1. Supporto magnetico.

Si tratta di un nastro sottile oppure di un dischetto di materiale plastico, ricoperti di uno strato sottilissimo di ossidi di materiali ferromagnetici (**Fe** , **Ni** , **Co**) , sensibili perciò all'azione di campi magnetici .

Esempi commerciali sono le audio e le video cassette , i floppy disk , i mini disk , gli hard disk .

L'informazione viene registrata in forma analogica nelle cassette , in forma digitale nei dischetti .

(Sono esistite per alcuni anni anche le cassette digitali, poi soppiantate dai CD .)

In fase di **registrazione o scrittura** , nella testina di scrittura una corrente elettrica proporzionale al segnale sonoro o visivo ,corrente creata da opportuni **trasduttori (microfoni o telecamere o fotocamere)** , crea un campo magnetico che magnetizza , cioè **orienta** in un determinato modo le micro particelle ferrose deposte sul nastro .

In fase di **lettura** , il nastro registrato , passando sotto la testina di lettura , vi **induce** , cioè vi fa nascere una corrente assai simile a quella di scrittura e tale corrente , opportunamente amplificata ed elaborata , inviata a degli **attuatori (altoparlanti o schermi LCD o televisori)** , ricreerà il suono o il video originali .

2. Supporto plastico (per memorie ottiche)

Un disco di materiale plastico di una decina di cm di diametro e spesso circa un mm , il CD o il DVD , viene inciso in fase di scrittura da un raggio laser abbastanza intenso da fondere il supporto per alcune decine di micron e realizzare così piccolissimi pozzi .

I buchi più profondi rappresentano gli **zeri** ,quelli meno profondi invece rappresentano gli **uni** ; **0 e 1** sono incisi lungo una spirale , dall'esterno verso l'interno del disco . Ovviamente l'informazione originale **analogica** (testi , suoni , immagini) deve essere **digitalizzata** , prima di essere registrata .

In fase di lettura , un diodo laser posto sotto il cd emette un raggio luminoso che va a colpire il CD e , se incontra un buco profondo , viene parzialmente assorbito e riflesso con poca luminosità , a differenza del raggio che incontra un buco poco profondo e viene quasi totalmente riflesso .

I raggi riflessi vengono captati da un fotodiodo che reagisce alla maggiore o minore illuminazione fornendo una corrente rispettivamente grande (**1**) o piccola (**0**) .

3. Supporto semiconduttore .

E' il caso delle memorie integrate , cioè realizzate con le tecnologie di miniaturizzazione , drogaggio , etc, nei sottili chip di Silicio . **La singola cella di memoria è un latch o un flip-flop** , la locazione standard è costituita invece da **8 FF** , per memorizzare **1 byte** .Ovviamente l'informazione è esclusivamente digitale.

2° Criterio : mantenimento dei dati .

1. Memorie non volatili :

l'informazione permane per " sempre " sul supporto .

E' il caso delle memorie magnetiche, ottiche e , nel campo di quelle a semiconduttore , delle **ROM** , **PROM** , **EPROM** .

2. Memorie volatili :

l'informazione viene mantenuta solo finchè c'è l'alimentazione.

E' il caso delle **RAM** . Queste si suddividono a loro volta in **Statiche e Dinamiche**.

Le **statiche** , finchè c'è l' alimentazione , mantengono perfettamente i dati , mentre le **dinamiche** , anche se alimentate , li perdono rapidamente .

Affinchè ciò non accada devono essere ciclicamente "**rinfrescate**", cioè i dati devono essere riconfermati (ogni **2 [ms]** , tipicamente).

Altri criteri di classificazione possono essere: la **velocità** di accesso ai dati , il tipo di accesso (**casuale o sequenziale**), il tipo di segnale usato per la scrittura e la lettura (**elettrico o ottico**) , le **dimensioni** fisiche, la **riscrivibilità**, il **costo**...

ORGANIZZAZIONE INTERNA DELLE MEMORIE A SEMICONDUETTORE

Una RAM (o ROM , PROM , EPROM ,etc.) contiene al suo interno un certo numero di locazioni di memoria, ciascuna costituita , in genere , da 8 flip-flop . Il numero di locazioni è sempre una potenza di 2 (2^N), in tal modo ciascuna locazione è univocamente identificata da una combinazione binaria di un corrispondente numero **N** di bit , cioè ha un **indirizzo** .

1° esempio : una Memoria da **1 Kbyte** , cioè da **1024 byte**, necessita di **10 bit** di indirizzo ($2^{10} = 1024$) e la prima locazione avrà indirizzo **0000000000** , l'ultima **1111111111** . In **HEX** si avrà rispettivamente **000 H** e **3FF H** .

2° esempio : se invece la RAM è da **32 KB** , ci vorranno **15 bit** , essendo $2^{15} = 2^5 * 2^{10} = 32 \text{ KB}$ e gli indirizzi andranno da **000000000000000** a **111111111111111** , cioè da **0000 H** a **7FFF H** .

All'interno della Memoria le locazioni sono disposte secondo una **matrice** , **quadrata o rettangolare** , a seconda del **N°** di bit .

Nel 1° caso , con **1024** locazioni e **10 bit** di indirizzo , la matrice avrà **32 colonne** e **32 righe** (infatti $32*32 = 1024$) .

Queste 32 righe e 32 colonne sono le uscite di **2 decoder 5 x 32 (5 IN e 32 OUT)** .

Gli ingressi sono i bit di indirizzo . Le uscite sono attive basse . All'incrocio di ciascuna riga e di ciascuna colonna si trova una locazione : per potervi entrare bisogna che i bit presenti sulla riga e sulla colonna siano 0.


Esempio : RAM da 1 Kbyte :

vediamo a quale locazione corrisponde il seguente indirizzo : $A_9 A_8 A_7 A_6 A_5 A_4 A_3 A_2 A_1 A_0$
1 0 0 1 1 1 1 0 0 1

Supponiamo di usare i bit più significativi per le colonne e i meno significativi per le righe :

Il decoder per le colonne attiverà l'uscita \overline{Y}_{19} , essendo $(10011)_2 = (19)_{10}$

mentre il decoder per le righe attiverà \overline{Y}_{25} , essendo $(11001)_2 = (25)_{10}$



Le 2 uscite attivate (sulle 2 linee c'è il bit 0) permettono di accedere alla locazione e di effettuare l'operazione indicata dall'istruzione (lettura o scrittura).

In una scheda di memoria per un microprocessore , però , ci sono più RAM e/o ROM , per cui l'indirizzo presente nell'istruzione deve indicare , oltre alla locazione prescelta dentro la Ram , anche di quale Ram si tratta .

Quante ce ne possono stare , sulla scheda ?


Dato che la capacità **max** di memoria di un μP a **8 bit (di dati) e 16 (di indirizzo)** è di 2^{16} locazioni , non ci potranno essere più di **8 RAM da 8 KBYTE** ciascuna , per esempio , oppure 4 RAM da 16 KB o altre combinazioni il cui prodotto dia **64 KB** .

La capacità della scheda può essere inferiore alla max , mai ovviamente superiore .

Chi permette di effettuare la scelta fra le varie RAM ?

Un decoder esterno , 3x8 nel primo esempio (8 RAM da 8 KB) , 2x4 nel secondo (4 RAM da 16 KB)

Vediamo un altro esempio : SCHEDA DI MEMORIA per μP Z80 , composta da 6 RAM da 8 Kbyte e un decoder 3 x 8 con 2 enable , G_1 attivo alto e G_2 attivo basso.



N.B. Si sono indicati i principali segnali e collegamenti solo sulla RAM 0 .

Analizziamo lo schema : dato che le RAM contengono ciascuna 8 KB , dovranno ricevere 13 bit dall' address bus dello Z80 . I 3 bit + significativi dell'indirizzo (A_{15} , A_{14} e A_{13}), invece , sono inviati ai 3 IN del decoder. In base al codice binario presente su tali IN , verrà attivata la corrispondente uscita del decoder e tale uscita attiverà la RAM ad essa collegata , tramite il pin CS (attivo basso). Anche il decoder deve essere attivato : su G_1 viene fornito il livello alto, fisso , mentre G_2 è collegato al segnale $MREQ$, che vale 0 solo quando il μP esegue un'istruzione di lavoro in memoria.

Quando il μP esegue altre istruzioni , non in memoria, $MREQ$ è disattivato, cioè vale 1 , per cui il decoder è disattivato e così pure tutto il banco di memoria .

Tutte le RAM sono fisicamente collegate ai vari BUS (ADDRESS , DATA , SUPPLY BUS) e ricevono anche 2 segnali del CONTROL BUS : le abilitazioni alla lettura e alla scrittura (\overline{RE} e \overline{WE})
Soltanto la RAM abilitata dal decoder , però , risulta elettricamente collegata .
Tutte le altre sono in ALTA IMPEDENZA , cioè irraggiungibili dai segnali .

INDIRIZZI DELLE 6 RAM :		A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	A_8	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0		
	INIZIALE	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	H
RAM 0	FINALE	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1FFF	H
RAM 1 (2000 ÷ 3FFF)		RAM 2 (4000 ÷ 5FFF)			RAM 3 (6000 ÷ 7FFF)														
RAM 4 (8000 ÷ 9FFF)		RAM 5 (A000 ÷ BFFF)																	

SISTEMA A MICROPROCESSORE

I blocchi **fondamentali** di un sistema a microprocessore comprendono :

- la memoria
- il microprocessore
- le unità input / output (**I / O**)

I collegamenti tra i blocchi avvengono grazie a collegamenti chiamati **bus**, realizzati generalmente come piste di rame sulle quali viaggiano segnali di natura **elettrica**.

Sui bus viaggiano **4 tipi di informazioni** il cui controllo è sempre a carico del microprocessore:

- dati
- istruzioni di programmi
- indirizzi
- comandi e segnalazioni varie.

I **programmi** risiedono nella **memoria** della macchina e servono a dare indicazioni sui compiti da svolgere e sulle operazioni da eseguire sui **dati**, con i dati anch'essi residenti in memoria.

Gli **indirizzi** servono a identificare e recuperare in modo univoco le **informazioni** richieste dal lavoro in corso, oppure per attivare e richiamare un'unità di **ingresso** o di **uscita**.

Il microprocessore ha **sempre** e **comunque** una posizione di **predominio** e di **controllo** su tutte le altre parti del sistema.

Il microprocessore, infatti, si fa carico anche di gestire **tutti gli altri blocchi**, ovvero richiamare, **attivare** e fermare le **unità periferiche**, sincronizzare le **operazioni** tra i vari blocchi e controllare le situazioni di **emergenza (interrupt non mascherabili)**.

Per fare tutto questo ci sono delle **linee speciali** che mettono in comunicazione i singoli **blocchi** con il **microprocessore**, in modo che il microprocessore stesso possa fornire **comandi** e ricevere **segnalazioni** in modo **veloce** e **chiaro**.

La distinzione di cui sopra comporta la successiva suddivisione delle linee che compongono il bus.

Si distinguono cioè i **4 successivi bus** :

- | | | | |
|------------------------|---|---------|-----|
| • bus dati | → | DATA | BUS |
| • bus indirizzi | → | ADDRESS | “ |
| • bus di controllo | → | CONTROL | “ |
| • bus di alimentazione | → | SUPPLY | “ |

Il **bus dati** è composto da **8 linee bidirezionali**, con ognuna delle 8 linee che può essere usata sia in **entrata** che in **uscita** dal microprocessore, a seconda dell'istruzione in esecuzione.


Il **bus indirizzi** è composto da **16 linee unidirezionali** solo in **uscita** dal microprocessore.

Il **bus controllo** è composto da un numero variabile di linee unidirezionali in **ingresso** e da un numero variabile di linee unidirezionali in **uscita**.

Il **bus di alimentazione** è composto da 3 linee : **GND**, ovvero il collegamento di massa, **VCC** , ovvero l'alimentazione, e il **CLOCK**.

Il **CLOCK** è un segnale di sincronizzazione e di temporizzazione che **scandisce** le operazioni del microprocessore.

Nella figura successiva sono illustrati i **blocchi fondamentali** di un **sistema a microprocessore** con i relativi **bus**.



(**negli schemi viene solitamente sottinteso il bus di alimentazione**)

Il **microprocessore** si incarica di **gestire il programma** e i suoi **dati** e di **eseguire i calcoli** richiesti.

Le azioni appena elencate rendono necessario che il microprocessore abbia da qualche parte, al suo interno, qualcosa che gli consenta di **prendere nota** di ciò che sta **facendo** e di trascrivere i **risultati parziali** dei suoi **calcoli**.

Ed infatti all'interno del microprocessore c'è una serie di **registri**, appunto impiegati per tutta quella serie di operazioni che devono essere svolte con **velocità**, dati i **frequenti accessi** richiesti, oppure che servono alla definizione dello **stato** del microprocessore stesso.

Tali registri sono collocati all'interno del microprocessore, e ciò **per risparmiare il tempo** che sarebbe richiesto se si impiegassero i 3 bus già esaminati.


I registri si dividono in due categorie :

- **i registri generali**
- **i registri speciali**

I **registri generali** non hanno uno scopo specifico, ma **servono per mantenere traccia del lavoro in corso**.

I **registri speciali**, invece, **servono a prendere nota di un particolare aspetto o evento relativo allo stato complessivo del microprocessore**.

Nella figura successiva è riportato un **esempio di blocchi interni di un microprocessore**.



- registro **PC** (**program counter**) è il registro contatore di programma, esso serve per conservare l'indirizzo della locazione successiva di memoria da analizzare, in cui è scritta la prossima istruzione da eseguire .Ha 16 bit.
- registro **MAR** (**memory address register**) è il registro indirizzi, esso è un registro di parcheggio contenente l'indirizzo che è stato inviato sul bus indirizzi . E' un registro 3-state (buffer) che serve a **interfacciare l'address bus interno del μ P con quello esterno , di sistema**.Ha 16 bit.
- **RWR** (**read write register**) è il registro di lettura e scrittura, il suo scopo è di fungere da area di parcheggio dei dati che :
 - devono essere posti sul bus dati verso l'esterno del microprocessore (istruzione di scrittura in MEMORIA o in PERIFERICA)
 - sono appena arrivati all'interno del microprocessore per essere manipolati secondo quanto indicato dal programma. (istruzione di lettura in MEMORIA o in PERIFERICA)

E' un registro 3-state (buffer) che serve a interfacciare il data bus interno del μ P con quello esterno , di sistema. Ha 8 bit.

- **IR (instruction register)** è il registro di istruzione, la sua funzione è di conservare il codice operativo dell'istruzione in corso di esecuzione , per tutto il tempo necessario alla sua decodifica ed esecuzione.

Si interfaccia con una ROM in cui risiede il programma di decodifica di tutti i codici operativi .Ha 8 bit.

- **ACC (accumulator)** è il registro accumulatore, usato nelle operazioni logiche aritmetiche perché alternativamente svolge il ruolo di :

- sorgente di uno degli operandi dell' istruzione da svolgere all'interno dell' ALU.
- destinazione del risultato dell' istruzione svolta all'interno dell'ALU.

Ha 8 bit.

- **SP (stack pointer)** è il puntatore all'area di stack, questo registro contiene l'indirizzo dell'ultima locazione occupata dall'area di stack (particolare area di memoria usata in alcune situazioni, ad esempio nello svolgimento delle subroutine). Ha 16 bit.

- **F (flag)** è il registro dei flag (o registro di **stato**), in questo registro ogni bit ha un significato specifico visto che ognuno indica il verificarsi o meno di un dato evento , la sua consultazione è fondamentale ogni volta che il microprocessore deve prendere una decisione sul flusso di azioni da eseguire, con i flag che sono modificati solo da operazioni di tipo logico o aritmetico.

- **L'unità di controllo UC** è il referente unico del bus di controllo; in base, infatti, ai segnali di controllo eventualmente attivati, o alle istruzioni date da programma, l'unità di controllo deve prendere le sue decisioni e attivare le parti coinvolte del processore. L'unità di controllo dunque si preoccupa di identificare e decodificare l'istruzione e di conseguenza eseguire l'azione relativa.

Per permettere il riconoscimento e la decodifica, in testa ad ogni istruzione, è presente il cosiddetto **codice operativo**.

L'ALU lavora con la maggior parte dei registri indicati nella figura sopra riportata, tuttavia il suo lavoro ha effetto immediato sicuramente sull'accumulatore ACC (che le fornirà sicuramente uno degli operandi), e sul flag F (che conterrà indicazioni sul risultato delle operazioni).


INTERFACCIAMENTO TRA A/D E MICROPROCESSORE

Free running mode

Il modo più semplice per usare un convertitore A/D è il cosiddetto free running mode: consiste nel collegare direttamente l'uscita di fine conversione (**EOC**) con l'ingresso di inizio conversione (**SOC**) del convertitore.

In questo modo al termine di ogni conversione ne viene avviata una nuova automaticamente, senza nessun intervento dall'esterno e il periodo di campionamento coincide esattamente col tempo impiegato dal convertitore per effettuare una conversione.

Si consideri, a titolo di esempio, lo schema seguente, basato sul convertitore AD0804. Nello schema sono stati indicati solo i pin fondamentali per la comprensione del meccanismo di free running.



Si tratta di un convertitore a 8 bit, con uscite DB0, DB1,... DB7.

Il segnale analogico di ingresso viene applicato in modo differenziale (senza riferimento a massa) fra i piedini **Vin(+)** e **Vin(-)**.

Gli ingressi CS e RD, **attivi bassi**, sono collegati a massa in modo da attivare sempre l'integrato e abilitarne le uscite.


L'ingresso di inizio conversione (denominato WR) è collegato direttamente con l'uscita di fine conversione (INTR), di modo che ogni conversione terminata ne avvil un'altra.

L'interruttore in ingresso serve per avviare la prima conversione (è necessario, altrimenti la sequenza di conversioni non inizierebbe mai).

Questa soluzione è semplice, ma presenta l'inconveniente di **non poter modificare il periodo di campionamento**. Inoltre il periodo di campionamento non viene temporizzato in modo preciso, poichè dipende essenzialmente dai ritardi interni all'ADC.

Interfacciamento con un microprocessore

Una possibilità più evoluta consiste nell'interfacciare il convertitore A/D con un microprocessore (μP), come mostrato in modo sintetico nella figura seguente:



In questo caso il μP si occupa di avviare ciascuna conversione e di leggere i valori presenti sui pin di uscita al termine di ogni conversione. Il periodo di campionamento viene in questo caso gestito dal μP stesso (**temporizzazione software**) oppure tramite hardware esterno (**temporizzazione hardware**).

Per temporizzazione software si intende l'esecuzione da parte del μP , all'inizio di ogni ciclo di regolazione, di un ciclo di ritardo di durata pari al periodo di campionamento.

Questo tipo di temporizzazione è poco costosa, in quanto non richiede hardware aggiuntivo, ma presenta lo svantaggio di essere piuttosto imprecisa, soprattutto per periodi di campionamento molto lunghi.

Inoltre **durante il ciclo di ritardo il μP risulta impegnato inutilmente** e non può essere usato per altri scopi.

La soluzione alternativa è costituita dalla cosiddetta temporizzazione hardware.

In questo caso è necessario usare un timer esterno, cioè un dispositivo in grado di inviare al μP un segnale di interruzione (*interrupt*) allo scadere di ogni periodo di campionamento.


Ogni volta che il μP riceve un segnale di interrupt dal timer, esso esegue una opportuna **routine di servizio dell'interrupt**, all'interno della quale viene acquisito un campione digitale.

Gestione dello start of conversion

Allo scadere di ogni periodo di campionamento, il μP avvia la conversione inviando all'ADC un segnale impulsivo di start of conversion (SOC).

Ciò avviene eseguendo sul microprocessore una istruzione di invio dati a periferica (OUT) all'indirizzo del convertitore (il valore inviato con tale istruzione non ha nessuna importanza, dal momento che l'istruzione serve solo per attivare l'indirizzo dell'ADC).

Lo schema di riferimento è mostrato in figura:



Nello schema in figura il segnale di start of conversion è attivo a **livello basso**.

Per avviare la conversione, il microprocessore genera un segnale di scrittura su periferica (attivo anch'esso a livello basso); supponiamo invece che il decoder di indirizzo produca un segnale a livello alto, il quale viene inviato all'ADC.

La porta OR pertanto produce un impulso di SOC a livello basso quando il μP effettua un'operazione di scrittura all'indirizzo del convertitore.

Gestione dell' end of conversion

Una volta avviata la conversione, l'ADC segnala la fine della conversione, portando a livello basso un' opportuna linea di uscita detta di end of conversion (*EOC*).

La lettura del dato convertito non può avvenire dunque immediatamente dopo l'impulso di *SOC*, ma occorre prima attendere che l'ADC abbia completato la conversione.

Il modo più semplice per risolvere il problema consiste nel non testare il valore della linea di end of conversion.


In pratica basta far eseguire al μ P un ciclo di ritardo di durata opportuna fra l'avvio della conversione e la lettura del dato convertito.

Lo svantaggio è che, per assicurare una corretta conversione in tutti i casi, occorre sovradimensionare la durata del ciclo di ritardo ed in tale modo la gestione del tempo non viene ottimizzata.

Un'altra possibilità consiste nell'interrogare ciclicamente in **polling** la linea *EOC* del convertitore.

L'interrogazione ciclica avviene eseguendo sul microprocessore una istruzione di lettura da periferica (*IN*) all'indirizzo assegnato alla linea *EOC*.

Lo schema di riferimento è mostrato in figura:



L'alternativa più complicata per la gestione dell'EOC (ma anche quella che ottimizza la gestione dei tempi) consiste nel generare un segnale di interrupt al μ P ogni volta che è terminata una acquisizione.

La routine di servizio dell'interrupt si occupa quindi di leggere il valore digitale convertito.

Su alcuni ADC la gestione ad interrupt dell'end of conversion è suggerita dal nome stesso del segnale usato per segnalare la fine della conversione (*INTR*). In pratica basta collegare direttamente l'uscita *INTR* dell'ADC con l'ingresso di interrupt del μ P (se non vi sono altri segnali di interrupt da gestire).