

## Convertitore A/D

### GENERALITÀ

L'A/D è un blocco funzionale che opera la quantizzazione del segnale (continuo) presente al suo ingresso (e proveniente dal circuito sample & hold), cioè suddivide il segnale in un numero finito di livelli, e fornisce alla propria uscita una rappresentazione numerica in un opportuno codice binario.



Il codice prescelto dipende dall'applicazione cui è riservato il sistema e può essere dei seguenti tipi:

- 1) UNIPOLARE (BINARIO PURO o BCD) per numeri solo positivi
- 2) BIPOLARE
  - con bit di segno ( $0$  per i positivi,  $1$  per i negativi)
  - complemento a  $1$  (+, ovviamente 1 bit di segno)
  - complemento a  $2$  (-)

Perciò l'A/D è un quantizzatore e codificatore di una variabile analogica in una v. numerica.

A cosa serve? A interfacciare il mondo fisico con il sistema digitale di elaborazione dati ( $\mu P$ , computer).

Esempio di catena di acquisizione e controllo di grandezza fisica:




I segnali di START ed END of CONVERSION servono per sincronizzare il processo di conversione con il sistema di acquisizione a  $\mu P$ . Infatti, quando il  $\mu P$  riceve dall'A/D il segnale EOC (si intende che ricava il livello attivo di tale segnale: per alcuni sistemi è attivo basso, per altri attivo alto), può inviare all'A/D un nuovo START, per cui tra 2 START deve intercorrere un tempo superiore al tempo di conversione dell'A/D ( $T_c$ ).

L'attivazione di EOC permette al  $\mu P$  di leggere il contenuto dell'A/D: il codice d'uscita è contenuto in un buffer digitale a 3 stati ( $0, 1, H2$ ). Finché l'A/D è occupato a convertire, il buffer è in alte impedenze ( $H2$ ), cioè è disconnesso elettricamente dal data bus; quando il codice è pronto, il buffer viene sbloccato e il suo contenuto è posto sul data bus e può essere letto dal  $\mu P$ , tramite l'istruzione apposita.


Questo tipo di colloquio tra  $\mu P$  e periferica d'IN (A/D), attivato con i segnali START-END è chiamato HAND-SHAKING: il  $\mu P$  non ordina all'A/D di convertire un nuovo campione della  $V_{IN}$  finché non riceve l'O.K. (fine conversione campione precedente).

Il legame tra  $V_{IN}$  e OUT è visualizzato con una gradiata: in corrispondenza di una variazione della grandezza analogica d'IN per  $\pm$  un quanto  $q$ , c'è

la variazione di un LSB nel codice digitale d'OUT. L'ampiezza  $q$  del quanto dipende dalla excursione picco-picco della  $V_{IN}$  e dal numero di livelli sette per la quantizzazione. Con  $n$  bit si hanno  $2^n$  livelli e il quanto vale perciò  $q = \frac{\Delta V_{IN}}{2^n} [V]$



Escupio con  $n=3$



Come si vede dalla figura, l'errore di quantizzazione  $E$  vale  $\pm q/2$ , al massimo.


$E \triangleq$  differenza tra la  $V_{IN}$  analogica e il livello quantizzato.

E vale  $\neq$  in corrispondenza del centro degli intervalli, ed è massimo agli estremi inf. e sup.

### ARCHITETTURE DEI CONVERTITORI A/D

In ordine decrescente di velocità di conversione:

1) A/D flash: il segnale analogico  $V_{IN}$  è applicato contemporaneamente a più comparatori contraddistinti da diverse tensioni di soglia; le uscite sono inviate a un circuito combinatorio di decodifica. Sono necessari  $(2^n - 1)$  comparatori; la matrice di decodifica ha  $2^n$  ingressi e  $n$  uscite. Le tensioni di soglia sono ottenute a partire dalla  $V_{FS}$  con un partitore di resistenze.



Q <sub>6</sub>	Q <sub>5</sub>	Q <sub>4</sub>	Q <sub>3</sub>	Q <sub>2</sub>	Q <sub>1</sub>	Q <sub>0</sub>	B <sub>2</sub>	B <sub>1</sub>	B <sub>0</sub>
0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	1	0	0	1
0	0	0	0	0	1	1	0	1	0
0	0	0	0	1	1	1	0	1	1
0	0	0	1	1	1	1	1	0	0
0	0	1	1	1	1	1	1	0	1
0	1	1	1	1	1	1	1	1	0
1	1	1	1	1	1	1	1	1	1

MATRICE DI DECODIFICA

Quando  $V_{IN}$  supera l' $i$ -esima soglia, tutte le uscite da  $\phi$  a  $i$  sono a 1, quelle da  $i+1$  a  $(2^n - 1)$  sono a  $\phi$ . Valore delle soglie:  $I^{\text{soglia}} V_{S,i} = \frac{V_{FS}}{16R} i = \frac{V_{FS}}{2^{n+1}} = q/2$


$$I^{\text{soglia}} V_{S,7} = \frac{V_{FS}}{16R} 13R = 13q/2 = 65q$$

2) A/D a retroazione: c'è un anello di reazione costituito da un comparatore, un convertitore D/A e una logica digitale sequenziale (contatori o registri S.A.R.). Questa produce, in base a una sequenza prestabilita, tutte le configurazioni ammesse dalla porta digitale d'uscita.

Il D/A converte questo codice in una tensione analogica che viene confrontata, nel comparatore, con la  $V_{IN}$ ; l'esito del confronto determina l'evoluzione della parola digitale e il termine della conversione. In queste categorie troviamo:


- 2a) A/D a contatore (a gradinette)
- 2b) A/D a ineguaglianza
- 2c) A/D ad approssimazioni successive. (Esempio AD7574)

3) A/D a integrazione: viene prodotta una rampa lineare, mediante un integratore, in modo da correlare in modo proporzionale un intervallo di tempo con la grandezza analogica  $V_{IN}$ . Durante tale intervallo, gli impulsi di un orologio a frequenza costante sono inviati a un contatore che, al termine del conteggio, fornisce la parola digitale in OUT. Il conteggio termina quando la rampa supera la  $V_{FS}$ . Il confronto è attuato da un comparatore.



**SAR**: questo registro presenta una serie di parole digitali a  $n$  bit che esolvono percorrendo i rami di un ALBERO BINARIO, a partire da un valore corrispondente a metà del fondo scala  $V_{FS}$ . (Ricerca-dicotomica)

Ese. con 3 bit



**D/A**: riceve la parola generata dal SAR e la trasforma in corrispondente livello quantizzato.

**Σ**: sommatore analogico, che sottrae alla tensione d'out del D/A una tensione  $= q/2$ , per stabilire le prime soglie a  $4q - q/2$  e le successive di conseguenza.

**COMP**: confronta l'uscita del sommatore con  $V_{IN}$ , per determinare il percorso che il SAR deve seguire lungo l'albero binario.

**ASTABILE**: genera i cicli di CK per la temporizzazione del S.A.R.

**CIRCUITO DI RIFERIMENTO**: fornisce al convertitore D/A una tensione  $V_{FS}$  e al sommatore una tensione  $\frac{V_{FS}}{2^{n+1}} = q/2$

Il SAR alterna fasi di tentativo e connessione della parola digitale cioè, in momenti diversi, pone a 1 ciascun bit a partire dal MSB e verifica se la parola ottenuta è superiore o inferiore a quella corrispondente a una corretta conversione di  $V_{IN}$ . Tale confronto è operato tramite l'anello di reazione, che relaziona  $V_{IN}$  con il codice proposto dal SAR.

Se l'equivalente analogico del codice, diminuito di  $q/2$  (uscita di  $\Sigma$ ), è superiore a  $V_{IN}$ , il comparatore pone la sua uscita al livello ALTO e ordine al SAR di accorciare l'ultimo bit posto al livello 1.

Il principio di funzionamento del SAR è perciò analogo a quello di una bilancia da analisi, in cui su di un piatto si pone l'oggetto da misurare e sull'altro si aggiungono o si togliano pesi a partire da quelli più elevati.

ESEMPIO : numero di bit: 3

$$\begin{cases} V_{FS} = 8V \\ V_{IN} = 5,2V \\ q = \frac{V_{FS}}{2^n} = \frac{8}{8} = 1V \\ q/2 = 0,5V \end{cases}$$


Percorso seguito dalla parola nel SAR:

$V_{IN}$ [V]	Ciclo di CK	$B_2\ B_1\ B_0$	OUT D/A [V]	OUT $\Sigma$ [V]	OUT COMP
5,2	1°	1 0 0	4	3,5	∅
5,2	2°	1 1 0	6	5,5	1
5,2	3°	1 0 1	5	4,5	∅
5,2	4°	1 0 1	5	4,5	∅

Vediamo il percorso nel caso di una  $V_{IN} = 5,8V$

5,8	1°	1 0 0	4	3,5	∅
5,8	2°	1 1 0	6	5,5	∅
5,8	3°	1 1 1	7	6,5	1
5,8	4°	1 1 0	6	5,5	∅

Vediamo la struttura interna del SAR (per parole di 3 bit)



### Analisi funzionamento SAR

Ci sono 3 FF-JK master-Slave, 3 AND, 1 OR, 1 SHIFT REGISTER a 4 bit con IN parallelo OUT parallelo, programmabile mediante il caricamento asincrono parallelo di una configurazione prefissata (PATTERN).

A seguito del comando di START, diretto al piedino PE (parallel enable), il pattern imposto dai livelli presenti su  $P_3 P_2 P_1 P_0$  ( $\ominus \ominus \ominus 1$ ), viene trasferito sulle uscite  $T_3 T_2 T_1 T_0$  ( $\ominus \ominus \ominus 1$ ), predisponendo al livello alto solo  $T_0$ .

Ad ogni ciclo di CK, si verifica uno shift del livello 1, che interessa in successione  $T_1 T_2 T_3$ .

L'evoluzione degli stati di  $T_3 T_2 T_1 T_0$  è perciò:  $0001 \xrightarrow{I^{CK}} 0010 \xrightarrow{I^{CK}} 0100 \xrightarrow{I^{CK}} 1000$

Questo consente di temporizzare la successione dei tentativi che il SAR effettua lungo l'albero binario.

#### RICHIAMI DI LOGICA BINARIA:

Tavola di verità FF-JK :

I 3 FF sono master-slave: uscita Q commuta sul fronte di discesa di CK.

Ci sono due FF: lo slave commuta sul fronte di salita di CK, il master

su quello di discesa.

Non ci sono problemi di perdita di informazioni, dovuti a tempi di hold non sufficientemente lunghi.

In un normale FF, bisogna che i comandi sincroni (J, K) arrivino prima del fronte attivo di CK e rimangano per qualche tempo.

Lo slave invece acquisisce il dato e lo salva, passandolo poi al master.

$\begin{cases} t_{SU} = \text{set-up time} \\ t_H = \text{Hold time} \end{cases}$

(nella realtà, i fronti di calita ed discese non sono verticali.)

$t_{PLH}$  = tempo di ritardo di propagazione per una transizione dell'uscita Q da LOW  $\rightarrow$  HIGH  
Si misura dal 50% fronte di salita di CK al 50% fronte di salita di Q.  
Analogamente per  $t_{PHL}$ .



In questo caso si suppone ovviamente che il fronte attivo del CK sia quello di salita.

Nel I° caso, i comandi JK saranno 1 0 (SET)  
nel II° caso, .. .. .. .. 0 1 (RESET)

#### CICLO DI CONVERSIONE

Quando il SAR riceve il comando START, le uscite di FF0 e FF1 vengono resettate tramite gli ingressi asincroni di CLR, mentre FF2 è settato tramite l'ingresso asincrono di PRESET. Però l'uscita è  $B_2 B_1 B_0$ , questo codice viene convertito dal D/A in un livello di tensione  $V_{DC} = 9 \sum_{i=0}^2 B_i 2^i = 9 \cdot 4 = 4 \frac{V_{FS}}{2^3} = 4 \cdot \frac{8}{8} = 4V$ . Il sommatore ottiene  $\frac{9}{2} V$

per cui  $V_Z = 3.5V$ . Il comparatore riceve  $V_{IN}$  . A questo punto possono verificarsi 2 situazioni: [segue]


$$1) V^+ \geq V_{\Sigma} > V^- \geq V_{IN} \Rightarrow OUTCOMP = 1$$

$$2) V^+ < V^- \Rightarrow " = \emptyset$$

Se supponiamo che  $V_{IN} = 5,2V$ , siamo nel caso 2).


Vediamo quali sono i comandi per i 3 FF:

$$\boxed{I^0_{CK}} \begin{cases} J_2 = \emptyset \\ K_2 = OUT(AND2) = \emptyset \end{cases}$$




FF2 è in Memoria  $\Rightarrow B_2 = 1$

$$\begin{cases} J_1 = T_0 = 1 \\ K_1 = OUT(AND1) = \emptyset \end{cases}$$



FF1 è in SET  $\Rightarrow B_1 = 1$

$$\begin{cases} J_0 = T_1 = \emptyset \\ K_0 = OUT(AND0) = \emptyset \end{cases}$$



FF0 è in MEMORIA  $\Rightarrow B_0 = \emptyset$

N.B.: Le commutazioni delle uscite avvengono sul fronte di discesa dell'IC (successivo). I cicli di CK vengono contati a partire dal termine del comando di START.

Lo shift register commuta sul fronte di salita del 1° CK (e dei successivi)

Per cui la situazione dopo il fronte di discesa del I° CK è questa:


$$\begin{matrix} T_3 & T_2 & T_1 & T_0 \\ \emptyset & \emptyset & 1 & \emptyset \end{matrix}$$

$$\begin{matrix} B_2 & B_1 & B_0 \\ 1 & 1 & \emptyset \end{matrix}$$

Da questo istante, si modificano gli ingressi JK dei 3 FF, che influenzano le uscite B<sub>2</sub>, B<sub>1</sub> sul fronte di discesa del II° CK.

Quindi la parola del SAR, inizialmente 100, diventa 110 perché il comparatore, avendo l'uscita a  $\emptyset$ , mi dice che  $V_{IN} = 5,2V$  è maggiorre della tensione proposta ( $100 \Rightarrow 4V$ ) e devo aumentarla, scegliendo la metà dell'intervallo superiore. (Ricerca dicotomica)  $\Rightarrow 110 \Rightarrow 6V$ .

$$\boxed{II^0_{CK}} \begin{cases} J_2 = \emptyset \\ K_2 = 0 \end{cases}$$




FF2 in MEM  $\Rightarrow B_2 = 1$

$$\begin{cases} J_1 = T_0 = 0 \\ K_1 = 1 \end{cases}$$



FF1 in RESET  $\Rightarrow B_1 = 0$

$$\begin{cases} J_0 = T_1 = 1 \\ K_0 = \emptyset \end{cases}$$




FF0 in SET  $\Rightarrow B_0 = 1$

Lo shift commuta sul fronte di salita del II° CK, passando nello stato  $T_3 T_2 T_1 T_0 = \emptyset 1 \emptyset \emptyset$ ,

mentre i FF commutano sul fronte di discesa del II° CK.

Avendo il comparatore detto che  $V_{IN} < V_Z$ , sceglieremo la metà inferiore dell'intervallo:  $101 \Rightarrow 5V$ .



A questo punto, il livello 1 su  $T_3$  porta il CK a 1, per cui i 3 FF è lo SHIFT REG non possono più commutare, non essendoci più fronte di salita o di discesa.

Inoltre, la linea EOC viene attivata e il µP, ricevendo questo segnale, potrà leggere il contenuto dell'A/D (che è salvato in un BUFFER DIGITALE di uscita) e mandare un nuovo segnale di START. Eventuali comandi di lettura o START inviati quando  $EOC = \emptyset$ , non vengono eseguiti.

Perciò la  $V_{IN}$  analogica = 5,2V è convertita nel codice 101, con errore  $< 9/2$ .

#### RICARICOLOANDO :

1) Lo START fa iniziare la conversione in questo modo : a) cerca il pattern 0001 su  $T_3 T_2 T_1 T_0$  (in modo asincrono.)

b) presetta  $FF_2$ ,  $FF_1$ ,  $FF_0 \Rightarrow B_2 B_1 B_0 = 100$   
azera  $FF_2$ ,  $FF_1$ ,  $FF_0 \Rightarrow B_2 B_1 B_0 = 000$

Dal termine del comando di START, cominciano ad agire il CK e i comandi sincroni JK.

2) Su ogni fronte di salita del CK, lo SHIFT REG scala la posizione del 1 da  $T_0$  verso  $T_3$ , e contemporaneamente gli slave dei FF acquisiscono i dati presenti sugli ingressi JK, che sono influenzati da  $T_0 T_1 T_2$  e OUTCOMP. I valori di  $T_0 T_1 T_2$  che agiscono su JK sono quelli presenti fino al fronte di salita del CK. Mentre questi valori "vecchi" agiscono sugli slave, lo shift scala l'1, ma la nuova configurazione di  $T_0 T_1 T_2$  agirà col successivo clock.

3) Sul fronte di discesa del CK, commutano (o no) le uscite dei master = uscite dei FF che hanno ricevuto i comandi durante lo stato alto del CK.





4) Fondamentale è l'operato del comparatore. Se la uscita è  $\emptyset$ , significa che  $V_{IN} > V_S$ , per cui bisogna aumentare la posola del SAR (mantenga lo stato di  $FF_2$  e shifta l'1 su  $FF_1$ , mantenga lo stato di  $FF_0$ ).

Se invece  $OUTCOMP = 1$ ,  $V_{IN} < V_S$  e devo ridurre la posola del SAR: azera  $FF_2$  e shifta l'1 su  $FF_1$ , mantenendo lo stato di  $FF_0$ .

5) Quando  $T_3 = 1$ , il confronto termina, lo scarto tra  $V_{IN}$  e  $V_S$  è  $< 9/2$ , e è segnalata la

fine conversione

Per tutto il ciclo di conversione  $V_{IN}$  deve rimanere costante: necessita di anteporre un circuito SAMPLE & HOLD prima dell'A/D, a meno che  $V_{IN}$  varii molto lentamente (es: segnale proveniente da un trasduttore di Temperatura).



Terminato lo studio di un A/D a successive approssimazioni di tipo generale, affrontiamo ora l'analisi dettagliata di un A/D integrato di largo uso: **AD7574**


#### GENERALITÀ

E' un convertitore AD a 8 bit, compatibile con μP.

- Caratteristiche:
- Risoluzione a 8 bit
  - Nessuna perdita di codici su tutto il campo di Temperatura.
  - $T_c = 15 \mu s$
  - Si interfaccia con il μP come una RAM, o una ROM, o una SLOW MEMORY
  - Basso dissipazione di potenza:  $30 mW$
  - Alimentazione singola:  $+5V$
  - Basso costo
  - Comparatore e oscillatore di CK interni.

# AD7574

Diagramma a blocchi funzionale



V <sub>DD</sub>	1	18	D <sub>GND</sub>
V <sub>FS</sub>	2	17	CK
B0FS	3	16	CS
A <sub>IN</sub>	4	15	RD
A <sub>GUD</sub>	5	14	BUSY
DB <sub>7</sub>	6	13	DB <sub>0</sub>
DB <sub>6</sub>	7	12	DB <sub>1</sub>
DB <sub>5</sub>	8	11	DB <sub>2</sub>
DB <sub>4</sub>	9	10	DB <sub>3</sub>

PIEDINATURA

**ERRORE DI NON LINEARITÀ DIFFERENZIALE**: differenze tra le altezze di due gradini contigui (alle variazioni di 1 LSB non corrisponde sempre esattamente la stessa  $\Delta V \Rightarrow \begin{cases} \pm 7/8 \text{ LSB} & \text{per tipi AD7574JN, AD, SD} \\ \pm 3/4 \text{ LSB} & " " " \text{ JN, BD, TD} \end{cases}$ )


JN  $\Rightarrow$  involucro plastico ( $0 \div 70^\circ\text{C}$ )

AD, BD  $\Rightarrow$  " ceramico ( $-25 \div +85^\circ\text{C}$ )

SD, TD  $\Rightarrow$  " ceramico ( $-55 \div +125^\circ\text{C}$ )

b) Gli ingressi  $\overline{CS}$  e  $\overline{RD}$  sono compatibili con tutti i  $\mu\text{P}$  e controllano tutte le operazioni dell'AD, come inizio conversione o lettura dati. I bit d'uscita usano la logica a 3 stati, permettendo la connessione diretta al data bus del  $\mu\text{P}$  o con le porte d'ingresso del sistema. Il segnale  $\overline{BUSY}$ , segnala la fine conversione quando torna al livello alto. (Durante la conversione,  $\overline{BUSY} = 0$ )

b) Il CK può essere generato internamente semplicemente connettendo un condensatore fra massa e il piedino 17, e un resistore tra il 17 e l'alimentazione positiva.



c) Bisogna dare all'integrato una tensione di riferimento negativa  $-V_{FS}$ , il cui valore assoluto stabilisce il valore di fondo scala del convertitore (2). Il numero di bit fisso il valore del quanto, cioè il potere di risoluzione dell'AD:  $q = \frac{|V_{FS}|}{2^n}$ . Il valore max dell'uscita del D/A sarà perciò  $V_{max} = V_{FS} - q$ .


Vediamo le differenze tra l'A/D 7574 e lo schema di principio di un A/D a succ. appross.

a) Non c'è il sommatore  $\Sigma$ .

b) Il comparatore non effettua un confronto fra tensioni, perché il D/A ha uscite in corrente.

### STRUTTURA DEL D/A interno all'AD7574

#### D/A con rete a scala



$$I_{FS} = \frac{V_{FS}}{R}$$


In Reg delle Rete a scala =  $R$  per cui  $I_{FS} = \frac{V_{FS}}{R}$ ; ad ogni (rista del generatore  $V_{FS}$ )

nodo la corrente si divide in due parti uguali, perché ogni ramo presenta resistenza =  $2R$ .

I rami verticali ( $2R$ ) sono sempre connessi a massa: infatti se l'i-esimo Bit vale 1, sono collegati alla massa virtuale dell'operaz; se il bit vale  $\emptyset$ , sono collegati alla massa reale.

L'AD7574 può funzionare con codice unipolare o bipolare.

#### CODICE UNIPOLARE



Circuito equivalente delle reti che agiscono sull'ingresso del COMP.


$$\text{Ponendo } \sum_{i=0}^{k-1} B_i 2^i = N_D, \text{ posso scrivere } I_{out} = \frac{I_{FS}}{2^k} N_D = \frac{V_{FS}}{R \cdot 2^k} \cdot N_D$$

$$\text{Del circuito risulta } V = V_{IN} - R I_{out} = V_{IN} - R \left[ \frac{V_{FS}}{R \cdot 2^k} \cdot N_D \right] = V_{IN} - V_{SAR}$$

Si connettono insieme i pin  $A_{IN}$  e  $B_{OFs}$ , mettendoli così in // le due resistenze  $2R$  interne all'integretato.

La corrente  $I_{out}$  fornita dal D/A a scala è del tipo  
 $I_{out} = \frac{I_{FS}}{2^n} \sum_{i=0}^{n-1} B_i 2^i$ .

Infatti si vede dalle formule che la corrente associata al MSB =  $B_7$  (quando  $i=1$ ) vale  $I_7 = \frac{I_{FS}}{2^8} 2^7 = \frac{I_{FS}}{2}$ , come si vede nello schema.



Come opera il COMP? (Supponiamo di essere al I° CK)

a)  $V = (V_{IN} - V_{SAR}) > 0$  cioè  $V_{IN} > V_{SAR}$ , il COMP va in saturazione negativa, cioè  $OUT\ COMP = \phi$ .

Il SAR reagisce nel modo visto precedentemente. La parola iniziale è:


MSB                    LSB  
1 0 0 0 0 0 0 0  
Evolverà in        1 1 0 0 0 0 0 0

b)  $V = (V_{IN} - V_{SAR}) < 0$ , il COMP va in saturazione positiva (1), segnalando al SAR di ridurre la parola.

INIZIALE            MSB                    LSB  
1 0 0 0 0 0 0 0  
DOPPO I° CK        0 1 0 0 0 0 0 0

### CODICE BIPOLARE

Le resistenze collegate ai pin A<sub>IN</sub> e B<sub>0FS</sub> vanno collegate rispettivamente a  $V_{IN}$  e  $\pm V_{FS}$ .




$$-10V < V_{IN} < +10V$$

$$\textcircled{1} B_{0FS} = +10V$$

$$\textcircled{2} V_{FS} = -10V$$

### Vediamo in dettaglio il CODICE UNIPOLARE




La  $V_{FS}$  è fornita dall'integrato AD584.

$$V_{IN} \text{ può variare tra } \phi \div 10V, \text{ per cui } q = \frac{|V_{FS}|}{2^8} = \frac{10V}{256} \approx 39mV$$

RECOVERY OFFSET: Si applicano  $39mV$  ( $LSB=1$ , tutti gli altri =  $\phi$ ) a  $R_1$ . Mentre vengono effettuati i vari cicli di conversione, si regola il potenziometro dell'offset finché  $B_7 \dots B_1 = \phi$  e  $B_0 = 1$ .

CORREZIONE GUADAGNO DI FONDO SCALA: Dopo aver recuperato l'offset, si applica a  $R_1$  una  $V_{IN} = V_{U_{max}}(D/A) = V_{FS} - q = 10V - 39mV = 9,961V$ . Si regola il trimmer  $R_2$  finché i bit valgono 1.

CARATTERISTICA TRASFERIMENTO AD 7574 (codice unipolare)



L'AD 7574 è visto come una cella di memoria dal μP; vi sono 3 modi di funzionamento

- 1) ROM MODE
- 2) RAM MODE
- 3) SLOW-MEMORY MODE

**ROM MODE** Vi sono 3 segnali logici  $\begin{cases} \overline{CS} \\ \overline{RD} \\ \overline{BUSY} \end{cases}$  ingressi

$\overline{CS}$  uscita

$\begin{cases} \overline{CS} = \phi & \text{dispositivo abilitato} \\ \overline{CS} = 1 & \text{" non "} \end{cases}$

$\begin{cases} \overline{RD} da \phi e 1 \rightarrow \text{START} \\ \overline{RD} da 1 e \phi \rightarrow \text{LETTURA DATI (abilitazione DRIVERS)} \end{cases}$

$\begin{cases} \overline{BUSY} = \phi & \text{OCCUPATO} \Rightarrow \text{conversione in atto} \\ \overline{BUSY} = 1 & \text{LIBERO} \Rightarrow \text{FINE CONVERSIONE} \end{cases}$


Per iniziare la conversione dev'essere  
 $\overline{CS} = \phi$  e  $\overline{RD} = 1$ .  
 Quando  $\overline{BUSY} = 1$ , e' finita la conversione.  
 Se arriva il segnale  $\overline{RD} = \phi$ , si puo' leggere.

**AD 584**

RIFERIMENTO DI TENSIONE - Caratteristiche: accuracy  $10,000 \text{ V} \pm 5 \text{ mV}$

corrente di uscita  $\approx 10 \mu\text{A}$


stabilità nel tempo e con la temperatura.



Può assorbire o erogare corrente, e la tensione fornita può essere +10V o -10V.

# A/D e doppie rampe

[UNIPOLARE ( $V_i \geq 0$ )]



SEZ. ANALOGICA

SEZIONE DIGITALE

- START  $\xrightarrow[0]{1}$   $\Rightarrow$    
 1) SW2 si chiude e cortocircuita il condensatore dell'integratore, scaricandolo, in modo che  $V_{\text{C, INIZIALE}} = 0 [V]$   
 2) l'uscita Q del FF-JK va a 0 (CLEAR attivo alto) e comanda lo switch 1, posizionandolo sull'ingresso 0 ( $V_i$  analogica)  
 3) viene generato il contatore tramite l'ingresso di Reset (attivo alto)

- START  $\xrightarrow[0]{1}$   $\xrightarrow[1]{2}$   $\Rightarrow$    
 1) si apre lo switch 2, l'integratore inizia a "integrare". La tensione  $V_i$  applicata ad R; la tensione d'uscita  $V_o(t) = -V_i(t)$  è una rampa discendente e negativa, avendo  $V_i$  un valore di tensione positivo, mantenuto costante per tutto il tempo di conversione;  $V_o(t) = \frac{1}{RC} \int V_i dt + V_{o(\text{iniz})} = \frac{V_i}{RC} t$  ;  $\boxed{V_o(t) = -\frac{V_i}{RC} t}$   
 2) la  $V^+$  del comparatore è perciò negativa, OUT COMP = 1, AND fa passare il CK (onda quadra + 1 = onda quadra), il COUNTER conta fino alla configurazione massima (tutti 1), impiegando un tempo pari a  $2^N T_{CK}$ .  
 3) il successivo ciclo di CK fa passare MSB da 1 a 0 a questo fronte di discesa ordina al FF-JK di cambiare stato e portare l'uscita Q a 1. (il FF è un TOGGLE (ret))  
 4) lo SW1 si collega a  $V_R$  (negative), porta una rampa crescente (ancora negativa, però);  $\boxed{V_o(t) = \frac{1}{RC} \int V_R dt + V_{o(\text{min})}}$ ; la  $V_{\text{out}}(t)$  è una rampa pendente positiva ( $V_R$  è negativa,  $V_o(t) = -V_c(t)$ ) che parte perciò da un valore di tensione  $V_{o(\text{min})}$  negativo, che è il valore di tensione raggiunto dalla rampa discendente dopo  
 5) quando  $V_o(t)$  supera lo zero, OUT COMP = 0, si blocca il COUNTER e il CODICE BINARIO al suo interno è uguale al numero di cicli di clock necessari per far arrivare la 2<sup>a</sup> rampa a zero. EOC segnala, con un livello basso, la fine conversione.

Perciò il contatore effettua due cicli di conteggio: nel primo conta da N zero a N MAX (N = n° di BIT) e nel frattempo l'integratore genera una rampa discendente con durata fisca ( $2^N T_{CK}$ ) e pendente dipendente da  $V_i$  (questo valore sarà in genere diverso ad ogni nuova conversione, perciò diciamo che questo

Tipo di A/D genera una prima serie di rampe con durata fissa ( $2^N T_{CK}$ ) e pendenza variabile, pari a  $\frac{V_i}{RC}$  (e  $V_i$  a varire di volta in volta).

Sia chiaro però che, per ogni conversione, il valore di  $V_i$  è mantenuto costante!

La prima rampa, quindi, scende fino a un livello minimo di tensione pari a

$$V_{omin} = -\frac{V_i}{RC} 2^N T_{CK}$$

Subito dopo il contatore riporta a l'integrazione comincia a integrare il valore negativo (fisso)  $V_R$ .

La II<sup>a</sup> rampa (nascente), partendo da  $V_{omin}$ , impiegherà un certo tempo a raggiungere lo zero, mentre il contatore controlla un certo n° di cicli di CK.

$$V_0^{II}(t) = -\frac{V_R}{RC} t + V_{omin}$$

$$\phi = -\frac{V_R}{RC} (N_x T_{CK}) - \frac{V_i}{RC} 2^N T_{CK}$$

$$\phi = -V_R N_x - V_i 2^N \Rightarrow N_x = -\frac{V_i 2^N}{V_R}$$

Determiniamo il tempo necessario a raggiungere lo zero (FINE CONVERSIONE), durante il quale il contatore controlla  $N_x$  cicli di clock è

Esempio:  $\begin{cases} V_i = 5,7[V] \\ V_R = -10[V] \\ N = 8 \end{cases}$

$N_x \in N^{\circ}$  BINARIO PRESENTE NEL CONTATORE E

$$\text{COLLEGATO AL VALORE DI } V_i \Rightarrow (N_x)_{10} = -\frac{5,7}{-10} 2^8 = +0,57 \cdot 256 = 145,92 \Rightarrow (146)_0$$

cioè  $(10010010)_2$


Bisogna sempre approssimare per eccesso; infatti se prendiamo  $N_x = (145)_0$ , otteniamo

$$-V_R N_x - V_i 2^N = +10 \cdot 145 - 57 \cdot 256 = 1450 - 1459,2 = -9,2$$

cioè la rampa non ha ancora raggiunto lo zero e il comparatore non può cambiare stato, bloccando il contatore. Invece con  $N_x = 146$ , la rampa raggiunge e supera lo zero e finisce la conversione.

Perciò  $N_x = K V_i$  con  $K = -\frac{2^N}{V_R}$

$\Delta V_0(t)$



I<sup>a</sup> serie di rampe: durata fissa, pendenza variabile,

II<sup>a</sup> serie di rampe: pendenza fissa, durata variabile,

N.B.: i valori di RC non influenzano la conversione!

Ovviamente, la risoluzione dell'A/D è pari al  $q = \frac{-V_R}{256} = \frac{10}{256} \approx 39[\mu V]$ ;

ciò vuol dire che tutti i valori di V compresi in una fascia di 39 [μV] avranno lo stesso codice digitale.

Ese:  $0 < V_i < 39[\mu V] \Rightarrow N_x = (00000001)_2$

$5,64 < V_i < 5,703[V] \Rightarrow N_x = (10010010)_2$

Il tempo di conversione dipende dal valore di  $V_i$ ; perciò ci si mette nel caso peggiore:  $V_i = 10V = -V_R \Rightarrow T_{conv} = 2 \cdot 2^N T_{CK} = 2^N T_{CK}$