


ESERCIZI SU DAC - ADC

1.



a) Che circuito è e come funziona ?

b) Scrivi la formula relativa a v_{out} (caso ideale), con i vari passaggi

c) Da quali errori può essere affetto questo circuito ?

d) Calcola i valori di v_{out} , con $V_{ref} = -10 [V]$, $V_{cc} = \pm 15 [V]$, relativi ai codici di IN :

- 0101
- 1001
- 1101

e) Quanto vale V_{outmax} , se cambia il valore di R_f :

- $R_{f1} = 6 K$
- $R_{f2} = 10 K$?

f) Qual è il limite invalicabile per v_{out} ?

g) Come cambia la caratteristica IN-OUT se :

$R_3 = 10 K$ $R_2 = 19 K$ $R_1 = 41 K$ $R_0 = 79 K$ $R_f = 6 K$?

2.

<p>1. Il teorema di Shannon – Nyquist dice che un segnale analogico costituito da varie componenti armoniche di frequenza compresa tra f_{min} e f_{max} è campionato correttamente se :</p> <ul style="list-style-type: none"><input type="checkbox"/> $f_c = f_{max}$<input type="checkbox"/> $f_{max} < f_c < 2 f_{max}$<input type="checkbox"/> $f_c < f_{min}$<input type="checkbox"/> $f_c = 44.100$ [Hz]<input type="checkbox"/> Nessuna delle precedenti	<p>2. D/A a resistori pesati : un valore di $R_f >$ di quello nominale provoca :</p> <ul style="list-style-type: none"><input type="checkbox"/> errore di guadagno , con V_{out} reale $>$ V_{out} nominale<input type="checkbox"/> errore di guadagno , con V_{out} reale $<$ V_{out} nominale<input type="checkbox"/> errore di offset<input type="checkbox"/> errore di non linearità<input type="checkbox"/> Nessuna delle precedenti
<p>3. D/A a resistori pesati con $N = 6$ bit , $V_{FS} = -12$ [V] , codice di IN = 101101 :</p> <ul style="list-style-type: none"><input type="checkbox"/> $V_{out} = 6,5625$ [V]<input type="checkbox"/> $V_{out} = 5,3250$ “<input type="checkbox"/> $V_{out} = 8,4375$ “<input type="checkbox"/> $V_{out} = -8,4375$ ”<input type="checkbox"/> Nessuna delle precedenti	<p>4. A/D flash a 3 bit con $V_{FS} = 5$ [V] e $V_{in} = 2,7$ [V] : il codice di OUT è :</p> <ul style="list-style-type: none"><input type="checkbox"/> 111<input type="checkbox"/> 110<input type="checkbox"/> 100<input type="checkbox"/> 101<input type="checkbox"/> Nessuna delle precedenti
<p>5. A/D a gradinata con $N = 8$ bit , $V_{FS} = -10$ [V] , $V_{in} = 3,54$ [V] :</p> <p>il codice in Out è :</p> <ul style="list-style-type: none"><input type="checkbox"/> 01110010<input type="checkbox"/> 01011010<input type="checkbox"/> 01011011<input type="checkbox"/> 10000111<input type="checkbox"/> Nessuna delle precedenti	<p>6. Con riferimento al quesito 5, se $T_{ck} = 1$ [us], il tempo di conversione per la $V_{in} = 4,2$ [V] é :</p> <ul style="list-style-type: none"><input type="checkbox"/> 91 [us]<input type="checkbox"/> 40 “<input type="checkbox"/> 256 “<input type="checkbox"/> 114 “<input type="checkbox"/> Nessuna delle precedenti
<p>7. L' errore di non linearità nei D/A è provocato da :</p> <ul style="list-style-type: none"><input type="checkbox"/> valore di $R_f >$ di quello nominale ($R_{min} / 2$)<input type="checkbox"/> valore di $R_f <$ di quello nominale ($R_{min} / 2$)<input type="checkbox"/> valori dei Resistori , associati ai vari bit , non nominali (cioè uno doppio dell'altro) .<input type="checkbox"/> Ampli Operaz.<input type="checkbox"/> Nessuna delle precedenti	<p>8. Per diminuire l'errore di quantizzazione negli A/D bisogna :</p> <ul style="list-style-type: none"><input type="checkbox"/> aumentare f_c (freq. di campionamento)<input type="checkbox"/> aumentare il n° di bit<input type="checkbox"/> ridurre il n° di bit<input type="checkbox"/> aumentare V_{FS}<input type="checkbox"/> Nessuna delle precedenti

3.

<p>1. Il teorema di Shannon dice che un segnale analogico costituito da varie armoniche di frequenza compresa tra f_{min} e f_{max} è campionato correttamente se :</p> <ul style="list-style-type: none"><input type="checkbox"/> $f_c = 44.100$ [Hz]<input type="checkbox"/> $f_c > 2 f_{max}$<input type="checkbox"/> $f_c < 2 f_{max}$<input type="checkbox"/> $f_c = f_{max}$<input type="checkbox"/> Nessuna delle precedenti	<p>2. D/A a resistori pesati : valori dei resistori (in serie agli interruttori) diversi da quelli nominali provocano</p> <ul style="list-style-type: none"><input type="checkbox"/> errore di guadagno , con V_{out} reale $>$ V_{out} nominale<input type="checkbox"/> errore di guadagno , con V_{out} reale $<$ V_{out} nominale<input type="checkbox"/> errore di non linearità<input type="checkbox"/> errore di offset<input type="checkbox"/> Nessuna delle precedenti
<p>3. D/A a resistori pesati con $N = 8$ bit , $V_{FS} = - 10$ [V] , codice di IN = 11101111 :</p> <ul style="list-style-type: none"><input type="checkbox"/> $V_{out} = 4,87$ [V]<input type="checkbox"/> $V_{out} = 5,31$ “<input type="checkbox"/> $V_{out} = 9,34$ “<input type="checkbox"/> $V_{out} = - 9,34$ «<input type="checkbox"/> Nessuna delle precedenti	<p>4. A/D flash a 3 bit con $V_{FS} = 10$ [V] e $V_{in} = 6,3$ [V] : il codice di OUT è</p> <ul style="list-style-type: none"><input type="checkbox"/> 011<input type="checkbox"/> 100<input type="checkbox"/> 010<input type="checkbox"/> 101<input type="checkbox"/> Nessuna delle precedenti
<p>5. A/D a gradinata con $N = 6$ bit , $V_{FS} = - 6$ [V] , $V_{in} = 4,2$ [V] , il codice in Out è :</p> <ul style="list-style-type: none"><input type="checkbox"/> 001111<input type="checkbox"/> 011100<input type="checkbox"/> 101100<input type="checkbox"/> 101101<input type="checkbox"/> Nessuna delle precedenti	<p>6. Con riferimento al quesito 5, se $T_{ck} = 1$ [us], il tempo di conversione per la $V_{in} = 4,2$ [V] é :</p> <ul style="list-style-type: none"><input type="checkbox"/> 44 [us]<input type="checkbox"/> 45 “<input type="checkbox"/> 64 “<input type="checkbox"/> 15 “<input type="checkbox"/> Nessuna delle precedenti
<p>7 Per diminuire l'errore di quantizzazione di un A/D bisogna :</p> <ul style="list-style-type: none"><input type="checkbox"/> ridurre il n° di bit<input type="checkbox"/> diminuire f_c<input type="checkbox"/> aumentare f_c<input type="checkbox"/> aumentare V_{FS}<input type="checkbox"/> Nessuna delle precedenti	<p>8. Nell' ADC ad approssimazioni successive, se al primo confronto $V_{in} > V_{DAC}$ interno, cosa succede nel SAR ?</p> <ul style="list-style-type: none"><input type="checkbox"/> MSB viene azzerato e si shifta l'1 a dx<input type="checkbox"/> MSB viene mantenuto a 1 e lo si shifta a dx<input type="checkbox"/> LSB viene azzerato e si shifta l'1 a sx<input type="checkbox"/> LSB viene mantenuto a 1 e lo si shifta a sx<input type="checkbox"/> Nessuna delle precedenti